集成電(dian)(dian)路,英文為(wei)Integrated Circuit,縮寫為(wei)IC;顧名(ming)思義(yi),就是(shi)把一(yi)(yi)(yi)定數量的(de)(de)常用電(dian)(dian)子(zi)元(yuan)件,如(ru)電(dian)(dian)阻、電(dian)(dian)容(rong)、晶體(ti)(ti)(ti)管(guan)等(deng),以及(ji)這(zhe)些元(yuan)件之間的(de)(de)連線,通(tong)過半(ban)(ban)(ban)導(dao)(dao)體(ti)(ti)(ti)工藝集成在(zai)一(yi)(yi)(yi)起的(de)(de)具有(you)特定功能的(de)(de)電(dian)(dian)路。是(shi)20世紀(ji)50年代(dai)后期到60年代(dai)發(fa)展起來(lai)的(de)(de)一(yi)(yi)(yi)種(zhong)(zhong)新(xin)型半(ban)(ban)(ban)導(dao)(dao)體(ti)(ti)(ti)器件。它(ta)是(shi)經過氧化(hua)、光刻、擴散(san)、外延、蒸鋁等(deng)半(ban)(ban)(ban)導(dao)(dao)體(ti)(ti)(ti)制造工藝,把構成具有(you)一(yi)(yi)(yi)定功能的(de)(de)電(dian)(dian)路所需的(de)(de)半(ban)(ban)(ban)導(dao)(dao)體(ti)(ti)(ti)、電(dian)(dian)阻、電(dian)(dian)容(rong)等(deng)元(yuan)件及(ji)它(ta)們之間的(de)(de)連接導(dao)(dao)線全部集成在(zai)一(yi)(yi)(yi)小塊硅(gui)片上,然后焊接封(feng)裝(zhuang)在(zai)一(yi)(yi)(yi)個管(guan)殼內的(de)(de)電(dian)(dian)子(zi)器件。其封(feng)裝(zhuang)外殼有(you)圓殼式(shi)、扁平式(shi)或雙列直(zhi)插式(shi)等(deng)多種(zhong)(zhong)形式(shi)。集成電(dian)(dian)路技(ji)術(shu)包括芯片制造技(ji)術(shu)與(yu)設計技(ji)術(shu),主(zhu)要體(ti)(ti)(ti)現在(zai)加工設備,加工工藝,封(feng)裝(zhuang)測試,批(pi)量生產及(ji)設計創新(xin)的(de)(de)能力上。
為什么(me)(me)會產生(sheng)集(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)(dian)路(lu)(lu)?我們知道任何(he)發(fa)(fa)明(ming)創造背后都是(shi)有驅(qu)動(dong)力的(de)(de)(de)(de),而(er)驅(qu)動(dong)力往(wang)往(wang)來(lai)源于(yu)問題。那(nei)么(me)(me)集(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)(dian)路(lu)(lu)產生(sheng)之前(qian)的(de)(de)(de)(de)問題是(shi)什么(me)(me)呢?我們看(kan)一(yi)(yi)(yi)下1946年(nian)在(zai)美國(guo)誕生(sheng)的(de)(de)(de)(de)世界上第一(yi)(yi)(yi)臺電(dian)(dian)(dian)(dian)子(zi)(zi)計算機,它是(shi)一(yi)(yi)(yi)個占地150平方(fang)米、重達(da)30噸的(de)(de)(de)(de)龐然(ran)大(da)物(wu),里面(mian)的(de)(de)(de)(de)電(dian)(dian)(dian)(dian)路(lu)(lu)使(shi)用了(le)17468只(zhi)電(dian)(dian)(dian)(dian)子(zi)(zi)管(guan)、7200只(zhi)電(dian)(dian)(dian)(dian)阻、10000只(zhi)電(dian)(dian)(dian)(dian)容、50萬條線(xian),耗(hao)電(dian)(dian)(dian)(dian)量150千(qian)瓦(wa)。顯然(ran),占用面(mian)積大(da)、無法(fa)移動(dong)是(shi)它最(zui)直(zhi)觀(guan)和突出(chu)(chu)(chu)的(de)(de)(de)(de)問題;如果能把這(zhe)些電(dian)(dian)(dian)(dian)子(zi)(zi)元(yuan)件和連線(xian)集(ji)成(cheng)(cheng)(cheng)在(zai)一(yi)(yi)(yi)小(xiao)塊(kuai)載體上該(gai)有多(duo)好!我們相信(xin),有很多(duo)人思考過這(zhe)個問題,也提出(chu)(chu)(chu)過各種想法(fa)。典(dian)型的(de)(de)(de)(de)如英國(guo)雷達(da)研究所的(de)(de)(de)(de)科學家(jia)達(da)默,他在(zai)1952年(nian)的(de)(de)(de)(de)一(yi)(yi)(yi)次會議上提出(chu)(chu)(chu):可以把電(dian)(dian)(dian)(dian)子(zi)(zi)線(xian)路(lu)(lu)中的(de)(de)(de)(de)分(fen)立(li)元(yuan)器件,集(ji)中制作在(zai)一(yi)(yi)(yi)塊(kuai)半導(dao)體晶(jing)片上,一(yi)(yi)(yi)小(xiao)塊(kuai)晶(jing)片就(jiu)(jiu)是(shi)一(yi)(yi)(yi)個完整電(dian)(dian)(dian)(dian)路(lu)(lu),這(zhe)樣一(yi)(yi)(yi)來(lai),電(dian)(dian)(dian)(dian)子(zi)(zi)線(xian)路(lu)(lu)的(de)(de)(de)(de)體積就(jiu)(jiu)可大(da)大(da)縮小(xiao),可靠性大(da)幅(fu)提高(gao)。這(zhe)就(jiu)(jiu)是(shi)初期集(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)(dian)路(lu)(lu)的(de)(de)(de)(de)構(gou)想,晶(jing)體管(guan)的(de)(de)(de)(de)發(fa)(fa)明(ming)使(shi)這(zhe)種想法(fa)成(cheng)(cheng)(cheng)為了(le)可能,1947年(nian)在(zai)美國(guo)貝爾(er)實(shi)(shi)驗室(shi)制造出(chu)(chu)(chu)來(lai)了(le)第一(yi)(yi)(yi)個晶(jing)體管(guan),而(er)在(zai)此之前(qian)要實(shi)(shi)現電(dian)(dian)(dian)(dian)流放(fang)大(da)功能只(zhi)能依(yi)靠體積大(da)、耗(hao)電(dian)(dian)(dian)(dian)量大(da)、結構(gou)脆弱的(de)(de)(de)(de)電(dian)(dian)(dian)(dian)子(zi)(zi)管(guan)。晶(jing)體管(guan)具有電(dian)(dian)(dian)(dian)子(zi)(zi)管(guan)的(de)(de)(de)(de)主要功能,并(bing)且克服了(le)電(dian)(dian)(dian)(dian)子(zi)(zi)管(guan)的(de)(de)(de)(de)上述缺點,因此在(zai)晶(jing)體管(guan)發(fa)(fa)明(ming)后,很快(kuai)就(jiu)(jiu)出(chu)(chu)(chu)現了(le)基于(yu)半導(dao)體的(de)(de)(de)(de)集(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)(dian)路(lu)(lu)的(de)(de)(de)(de)構(gou)想,也就(jiu)(jiu)很快(kuai)發(fa)(fa)明(ming)出(chu)(chu)(chu)來(lai)了(le)集(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)(dian)路(lu)(lu)。杰克·基爾(er)比(Jack Kilby)和羅伯特·諾伊斯(Robert Noyce)在(zai)1958~1959期間(jian)分(fen)別發(fa)(fa)明(ming)了(le)鍺集(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)(dian)路(lu)(lu)和硅(gui)集(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)(dian)路(lu)(lu)。
現在,集(ji)成(cheng)(cheng)電(dian)路(lu)(lu)已(yi)經(jing)在各行(xing)各業中發(fa)揮著(zhu)(zhu)非常重要的(de)(de)(de)(de)(de)(de)作(zuo)(zuo)用,是(shi)現代(dai)信息(xi)社會的(de)(de)(de)(de)(de)(de)基(ji)石。集(ji)成(cheng)(cheng)電(dian)路(lu)(lu)的(de)(de)(de)(de)(de)(de)含義,已(yi)經(jing)遠(yuan)遠(yuan)超(chao)過了其(qi)剛誕(dan)生時的(de)(de)(de)(de)(de)(de)定義范圍,但其(qi)最核心的(de)(de)(de)(de)(de)(de)部分,仍然沒有改變,那就是(shi)“集(ji)成(cheng)(cheng)”,其(qi)所衍(yan)生出(chu)來的(de)(de)(de)(de)(de)(de)各種學科,大都是(shi)圍繞著(zhu)(zhu)“集(ji)成(cheng)(cheng)什么”、“如(ru)何集(ji)成(cheng)(cheng)”、“如(ru)何處理(li)集(ji)成(cheng)(cheng)帶(dai)來的(de)(de)(de)(de)(de)(de)利弊”這三(san)個(ge)問題來開(kai)展的(de)(de)(de)(de)(de)(de)。硅(gui)集(ji)成(cheng)(cheng)電(dian)路(lu)(lu)是(shi)主流,就是(shi)把實(shi)現某種功能(neng)(neng)的(de)(de)(de)(de)(de)(de)電(dian)路(lu)(lu)所需(xu)的(de)(de)(de)(de)(de)(de)各種元件都放在一塊(kuai)硅(gui)片上(shang),所形成(cheng)(cheng)的(de)(de)(de)(de)(de)(de)整體被稱(cheng)作(zuo)(zuo)集(ji)成(cheng)(cheng)電(dian)路(lu)(lu)。對于“集(ji)成(cheng)(cheng)”,想象(xiang)一下我們住(zhu)過的(de)(de)(de)(de)(de)(de)房(fang)(fang)子可能(neng)(neng)比較(jiao)容易理(li)解:很多人小時候都住(zhu)過農村(cun)的(de)(de)(de)(de)(de)(de)房(fang)(fang)子,那時房(fang)(fang)屋(wu)的(de)(de)(de)(de)(de)(de)主體也許(xu)就是(shi)三(san)兩間平房(fang)(fang),發(fa)揮著(zhu)(zhu)臥(wo)室的(de)(de)(de)(de)(de)(de)功能(neng)(neng),門口的(de)(de)(de)(de)(de)(de)小院子擺(bai)上(shang)一副桌椅,就充當(dang)客廳(ting)(ting),旁邊還有個(ge)炊(chui)煙(yan)裊(niao)裊(niao)的(de)(de)(de)(de)(de)(de)小矮屋(wu),那是(shi)廚房(fang)(fang),而具有獨特功能(neng)(neng)的(de)(de)(de)(de)(de)(de)廁所,需(xu)要有一定的(de)(de)(de)(de)(de)(de)隔離(li),有可能(neng)(neng)在房(fang)(fang)屋(wu)的(de)(de)(de)(de)(de)(de)背后(hou)(hou),要走(zou)上(shang)十幾(ji)米……后(hou)(hou)來,到(dao)了城市里(li),或(huo)(huo)者鄉村(cun)城鎮化,大家都住(zhu)進了樓(lou)房(fang)(fang)或(huo)(huo)者套房(fang)(fang),一套房(fang)(fang)里(li)面(mian),有客廳(ting)(ting)、臥(wo)室、廚房(fang)(fang)、衛生間、陽(yang)臺(tai),也許(xu)只(zhi)有幾(ji)十平方(fang)(fang)米,卻具有了原來占(zhan)地幾(ji)百(bai)平方(fang)(fang)米的(de)(de)(de)(de)(de)(de)農村(cun)房(fang)(fang)屋(wu)的(de)(de)(de)(de)(de)(de)各種功能(neng)(neng),這就是(shi)集(ji)成(cheng)(cheng)。
當然現如今(jin)的(de)(de)(de)(de)(de)(de)集成(cheng)電(dian)(dian)(dian)(dian)路(lu)(lu),其集成(cheng)度遠(yuan)非(fei)一(yi)套(tao)房能(neng)比擬(ni)的(de)(de)(de)(de)(de)(de),或許(xu)用一(yi)幢摩登大樓可以更好(hao)地(di)(di)類比:地(di)(di)面上有(you)商鋪、辦公(gong)(gong)、食(shi)堂、酒店(dian)式公(gong)(gong)寓(yu),地(di)(di)下(xia)有(you)幾層(ceng)是(shi)(shi)停(ting)(ting)車場,停(ting)(ting)車場下(xia)面還有(you)地(di)(di)基——這是(shi)(shi)集成(cheng)電(dian)(dian)(dian)(dian)路(lu)(lu)的(de)(de)(de)(de)(de)(de)布局,模擬(ni)電(dian)(dian)(dian)(dian)路(lu)(lu)和(he)數字(zi)電(dian)(dian)(dian)(dian)路(lu)(lu)分(fen)(fen)開(kai),處理小信號的(de)(de)(de)(de)(de)(de)敏感電(dian)(dian)(dian)(dian)路(lu)(lu)與(yu)翻轉頻繁(fan)的(de)(de)(de)(de)(de)(de)控制邏(luo)輯(ji)分(fen)(fen)開(kai),電(dian)(dian)(dian)(dian)源單獨放在一(yi)角(jiao)。每(mei)層(ceng)樓的(de)(de)(de)(de)(de)(de)房間布局不一(yi)樣,走(zou)廊(lang)也不一(yi)樣,有(you)回字(zi)形的(de)(de)(de)(de)(de)(de)、工(gong)字(zi)形的(de)(de)(de)(de)(de)(de)、幾字(zi)形的(de)(de)(de)(de)(de)(de)——這是(shi)(shi)集成(cheng)電(dian)(dian)(dian)(dian)路(lu)(lu)器件設(she)計(ji),低噪聲電(dian)(dian)(dian)(dian)路(lu)(lu)中可以用折疊形狀(zhuang)或“叉指(zhi)”結構的(de)(de)(de)(de)(de)(de)晶體管來減小結面積(ji)和(he)柵(zha)電(dian)(dian)(dian)(dian)阻。各樓層(ceng)直(zhi)接有(you)高(gao)速電(dian)(dian)(dian)(dian)梯(ti)(ti)(ti)可達,為(wei)了效率和(he)功能(neng)隔離,還可能(neng)有(you)多(duo)部(bu)電(dian)(dian)(dian)(dian)梯(ti)(ti)(ti),每(mei)部(bu)電(dian)(dian)(dian)(dian)梯(ti)(ti)(ti)能(neng)到(dao)的(de)(de)(de)(de)(de)(de)樓層(ceng)不同(tong)——這是(shi)(shi)集成(cheng)電(dian)(dian)(dian)(dian)路(lu)(lu)的(de)(de)(de)(de)(de)(de)布線,電(dian)(dian)(dian)(dian)源線、地(di)(di)線單獨走(zou)線,負載大的(de)(de)(de)(de)(de)(de)線也寬;時鐘(zhong)與(yu)信號分(fen)(fen)開(kai);每(mei)層(ceng)之(zhi)間布線垂(chui)直(zhi)避免干擾(rao);CPU與(yu)存儲之(zhi)間的(de)(de)(de)(de)(de)(de)高(gao)速總線,相當于電(dian)(dian)(dian)(dian)梯(ti)(ti)(ti),各層(ceng)之(zhi)間的(de)(de)(de)(de)(de)(de)通孔相當于電(dian)(dian)(dian)(dian)梯(ti)(ti)(ti)間……
集成電(dian)路或稱微電(dian)路(microcircuit)、微芯(xin)片(pian)(microchip)、芯(xin)片(pian)(chip)在電(dian)子學中是一種把電(dian)路(主要包括(kuo)半(ban)導體裝置(zhi),也包括(kuo)被(bei)動(dong)元件等)小(xiao)型化的方(fang)式(shi),并通常(chang)制造在半(ban)導體晶圓表面(mian)上(shang)。
前述將電(dian)路(lu)制造在半(ban)導體芯片表面上的(de)集(ji)成(cheng)(cheng)(cheng)電(dian)路(lu)又稱薄膜(thin-film)集(ji)成(cheng)(cheng)(cheng)電(dian)路(lu)。另有一種厚膜(thick-film)混成(cheng)(cheng)(cheng)集(ji)成(cheng)(cheng)(cheng)電(dian)路(lu)(hybrid integrated circuit)是(shi)由獨立半(ban)導體設備和被動元件(jian),集(ji)成(cheng)(cheng)(cheng)到襯底或線路(lu)板所構成(cheng)(cheng)(cheng)的(de)小型化電(dian)路(lu)。
本文是關于單片(pian)(monolithic)集成電(dian)路,即(ji)薄膜集成電(dian)路。
集成(cheng)電(dian)路(lu)具有體(ti)(ti)積小,重量(liang)輕,引出線和(he)焊接點少,壽命長,可(ke)靠性高,性能好等(deng)優點,同(tong)時成(cheng)本低(di),便(bian)于大(da)規模生產。它不僅在工、民用(yong)(yong)電(dian)子(zi)設備如收錄機(ji)、電(dian)視機(ji)、計算(suan)機(ji)等(deng)方面得到廣泛的應用(yong)(yong),同(tong)時在軍(jun)事、通訊、遙控等(deng)方面也得到廣泛的應用(yong)(yong)。用(yong)(yong)集成(cheng)電(dian)路(lu)來裝(zhuang)配電(dian)子(zi)設備,其裝(zhuang)配密(mi)度(du)比晶體(ti)(ti)管可(ke)提高幾十倍(bei)至幾千倍(bei),設備的穩(wen)定(ding)工作時間也可(ke)大(da)大(da)提高。
集成(cheng)電(dian)路,又稱為IC,按其功(gong)能、結構的不同,可以分為模擬(ni)集成(cheng)電(dian)路、數(shu)字(zi)集成(cheng)電(dian)路和數(shu)/模混(hun)合集成(cheng)電(dian)路三(san)大(da)類(lei)。
模擬集成(cheng)(cheng)電(dian)路又稱線性(xing)電(dian)路,用來產(chan)生、放(fang)(fang)大和(he)(he)(he)處(chu)理各(ge)種模擬信(xin)(xin)號(指幅(fu)度(du)隨時間(jian)(jian)變化的(de)信(xin)(xin)號。例(li)如半(ban)導體收(shou)音(yin)機的(de)音(yin)頻(pin)(pin)信(xin)(xin)號、錄放(fang)(fang)機的(de)磁帶(dai)信(xin)(xin)號等),其輸入信(xin)(xin)號和(he)(he)(he)輸出信(xin)(xin)號成(cheng)(cheng)比例(li)關系。而數字集成(cheng)(cheng)電(dian)路用來產(chan)生、放(fang)(fang)大和(he)(he)(he)處(chu)理各(ge)種數字信(xin)(xin)號(指在時間(jian)(jian)上(shang)和(he)(he)(he)幅(fu)度(du)上(shang)離散取值(zhi)的(de)信(xin)(xin)號。例(li)如5G手機、數碼相機、電(dian)腦CPU、數字電(dian)視(shi)(shi)的(de)邏(luo)輯控制和(he)(he)(he)重(zhong)放(fang)(fang)的(de)音(yin)頻(pin)(pin)信(xin)(xin)號和(he)(he)(he)視(shi)(shi)頻(pin)(pin)信(xin)(xin)號)。
集成電(dian)路(lu)按制作工藝(yi)可分為半導體(ti)集成電(dian)路(lu)和(he)膜集成電(dian)路(lu)。
膜集成(cheng)電(dian)(dian)路(lu)又分類厚膜集成(cheng)電(dian)(dian)路(lu)和薄(bo)膜集成(cheng)電(dian)(dian)路(lu)。
集成(cheng)電路按(an)集成(cheng)度高(gao)低(di)的不同可分為:
SSIC 小規模集成電(dian)路(Small Scale Integrated circuits)
MSIC 中規模集成電(dian)路(Medium Scale Integrated circuits)
LSIC 大規(gui)模集成電路(Large Scale Integrated circuits)
VLSIC 超大規模集成電路(Very Large Scale Integrated circuits)
ULSIC特大規模(mo)集成電路(Ultra Large Scale Integrated circuits)
GSIC 巨大(da)規模(mo)(mo)集(ji)成(cheng)電路也被稱作極大(da)規模(mo)(mo)集(ji)成(cheng)電路或超(chao)特(te)大(da)規模(mo)(mo)集(ji)成(cheng)電路(Giga Scale Integration)。
集成(cheng)(cheng)電(dian)(dian)路按導電(dian)(dian)類型(xing)(xing)可分為雙(shuang)極型(xing)(xing)集成(cheng)(cheng)電(dian)(dian)路和單極型(xing)(xing)集成(cheng)(cheng)電(dian)(dian)路,他們都是數字集成(cheng)(cheng)電(dian)(dian)路。
雙極(ji)型(xing)(xing)集成(cheng)電(dian)(dian)路(lu)的(de)制作工藝復雜,功耗較大(da),代表(biao)集成(cheng)電(dian)(dian)路(lu)有TTL、ECL、HTL、LST-TL、STTL等(deng)類(lei)型(xing)(xing)。單極(ji)型(xing)(xing)集成(cheng)電(dian)(dian)路(lu)的(de)制作工藝簡單,功耗也較低,易于(yu)制成(cheng)大(da)規模集成(cheng)電(dian)(dian)路(lu),代表(biao)集成(cheng)電(dian)(dian)路(lu)有CMOS、NMOS、PMOS等(deng)類(lei)型(xing)(xing)。
集(ji)(ji)成(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)電(dian)(dian)路(lu)(lu)按用(yong)(yong)(yong)途可(ke)分(fen)為電(dian)(dian)視機用(yong)(yong)(yong)集(ji)(ji)成(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)電(dian)(dian)路(lu)(lu)、音響用(yong)(yong)(yong)集(ji)(ji)成(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)電(dian)(dian)路(lu)(lu)、影碟機用(yong)(yong)(yong)集(ji)(ji)成(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)電(dian)(dian)路(lu)(lu)、錄像機用(yong)(yong)(yong)集(ji)(ji)成(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)電(dian)(dian)路(lu)(lu)、電(dian)(dian)腦(微機)用(yong)(yong)(yong)集(ji)(ji)成(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)電(dian)(dian)路(lu)(lu)、電(dian)(dian)子琴用(yong)(yong)(yong)集(ji)(ji)成(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)電(dian)(dian)路(lu)(lu)、通信用(yong)(yong)(yong)集(ji)(ji)成(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)電(dian)(dian)路(lu)(lu)、照相(xiang)機用(yong)(yong)(yong)集(ji)(ji)成(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)電(dian)(dian)路(lu)(lu)、遙(yao)控集(ji)(ji)成(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)電(dian)(dian)路(lu)(lu)、語(yu)言集(ji)(ji)成(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)電(dian)(dian)路(lu)(lu)、報警器用(yong)(yong)(yong)集(ji)(ji)成(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)電(dian)(dian)路(lu)(lu)及(ji)各種(zhong)專用(yong)(yong)(yong)集(ji)(ji)成(cheng)(cheng)(cheng)(cheng)(cheng)(cheng)電(dian)(dian)路(lu)(lu)。
1.電(dian)(dian)視機用集(ji)(ji)(ji)(ji)成(cheng)(cheng)電(dian)(dian)路(lu)(lu)(lu)(lu)包括行、場掃描集(ji)(ji)(ji)(ji)成(cheng)(cheng)電(dian)(dian)路(lu)(lu)(lu)(lu)、中(zhong)放集(ji)(ji)(ji)(ji)成(cheng)(cheng)電(dian)(dian)路(lu)(lu)(lu)(lu)、伴音(yin)集(ji)(ji)(ji)(ji)成(cheng)(cheng)電(dian)(dian)路(lu)(lu)(lu)(lu)、彩色解(jie)碼(ma)集(ji)(ji)(ji)(ji)成(cheng)(cheng)電(dian)(dian)路(lu)(lu)(lu)(lu)、AV/TV轉換(huan)集(ji)(ji)(ji)(ji)成(cheng)(cheng)電(dian)(dian)路(lu)(lu)(lu)(lu)、開關(guan)電(dian)(dian)源集(ji)(ji)(ji)(ji)成(cheng)(cheng)電(dian)(dian)路(lu)(lu)(lu)(lu)、遙控集(ji)(ji)(ji)(ji)成(cheng)(cheng)電(dian)(dian)路(lu)(lu)(lu)(lu)、麗音(yin)解(jie)碼(ma)集(ji)(ji)(ji)(ji)成(cheng)(cheng)電(dian)(dian)路(lu)(lu)(lu)(lu)、畫中(zhong)畫處理集(ji)(ji)(ji)(ji)成(cheng)(cheng)電(dian)(dian)路(lu)(lu)(lu)(lu)、微(wei)處理器(CPU)集(ji)(ji)(ji)(ji)成(cheng)(cheng)電(dian)(dian)路(lu)(lu)(lu)(lu)、存儲器集(ji)(ji)(ji)(ji)成(cheng)(cheng)電(dian)(dian)路(lu)(lu)(lu)(lu)等(deng)。
2.音(yin)響用集(ji)成(cheng)(cheng)電(dian)路(lu)(lu)包括AM/FM高(gao)中(zhong)頻電(dian)路(lu)(lu)、立體聲(sheng)解碼電(dian)路(lu)(lu)、音(yin)頻前置放(fang)大電(dian)路(lu)(lu)、音(yin)頻運算放(fang)大集(ji)成(cheng)(cheng)電(dian)路(lu)(lu)、音(yin)頻功率放(fang)大集(ji)成(cheng)(cheng)電(dian)路(lu)(lu)、環繞聲(sheng)處(chu)理集(ji)成(cheng)(cheng)電(dian)路(lu)(lu)、電(dian)平驅動集(ji)成(cheng)(cheng)電(dian)路(lu)(lu),電(dian)子音(yin)量(liang)控(kong)制集(ji)成(cheng)(cheng)電(dian)路(lu)(lu)、延時(shi)混(hun)響集(ji)成(cheng)(cheng)電(dian)路(lu)(lu)、電(dian)子開關集(ji)成(cheng)(cheng)電(dian)路(lu)(lu)等。
3.影(ying)碟機(ji)(ji)用(yong)集(ji)(ji)成(cheng)電(dian)(dian)路(lu)有(you)系統(tong)控制集(ji)(ji)成(cheng)電(dian)(dian)路(lu)、視(shi)頻編碼集(ji)(ji)成(cheng)電(dian)(dian)路(lu)、MPEG解碼集(ji)(ji)成(cheng)電(dian)(dian)路(lu)、音頻信號(hao)處(chu)(chu)理集(ji)(ji)成(cheng)電(dian)(dian)路(lu)、音響效果集(ji)(ji)成(cheng)電(dian)(dian)路(lu)、RF信號(hao)處(chu)(chu)理集(ji)(ji)成(cheng)電(dian)(dian)路(lu)、數(shu)字信號(hao)處(chu)(chu)理集(ji)(ji)成(cheng)電(dian)(dian)路(lu)、伺服集(ji)(ji)成(cheng)電(dian)(dian)路(lu)、電(dian)(dian)動機(ji)(ji)驅動集(ji)(ji)成(cheng)電(dian)(dian)路(lu)等。
4.錄(lu)像機用集(ji)(ji)成電(dian)路(lu)有系統控制集(ji)(ji)成電(dian)路(lu)、伺服集(ji)(ji)成電(dian)路(lu)、驅動集(ji)(ji)成電(dian)路(lu)、音頻處(chu)(chu)理集(ji)(ji)成電(dian)路(lu)、視頻處(chu)(chu)理集(ji)(ji)成電(dian)路(lu)。
5.計算機(ji)集成電路,包括中央(yang)控制單元(CPU)、內存(cun)儲器、外存(cun)儲器、I/O控制電路等。
6.通信集成電路
7.專業控制集成(cheng)電路
集成(cheng)電路按應用領域可分為標(biao)準通用集成(cheng)電路和專(zhuan)用集成(cheng)電路。
集(ji)成電路按外形可分(fen)為圓形(金(jin)屬外殼(ke)晶(jing)體管(guan)封裝型,一(yi)般適合用(yong)于大(da)功率)、扁平型(穩定性好(hao),體積小)和(he)雙列直插型。
1947年:美國(guo)貝爾(er)實驗室的約翰·巴(ba)丁、布拉頓(dun)、肖克萊三人(ren)發明(ming)了晶體管(guan),這是微電子技術發展中(zhong)第一個里程碑;
1950年:結型晶體管(guan)誕生
1950年: R Ohl和肖克萊發明了離子注入工藝
1951年:場效(xiao)應晶(jing)體(ti)管發明
1956年:C S Fuller發明(ming)了擴(kuo)散工藝
1958年(nian):仙童公(gong)(gong)司Robert Noyce與(yu)德儀(yi)公(gong)(gong)司基爾比間隔(ge)數月分別發明了(le)集成電(dian)路,開創了(le)世界微電(dian)子學的歷(li)史;
1960年:H H Loor和E Castellani發(fa)明了光刻工藝(yi)
1962年:美國RCA公司研制出(chu)MOS場(chang)效應晶體管(guan)
1963年:F.M.Wanlass和C.T.Sah首次提出CMOS技(ji)術,今天,95%以(yi)上(shang)的集(ji)成(cheng)電(dian)路芯片都是基于(yu)CMOS工藝
1964年:Intel摩爾提(ti)出摩爾定律(lv),預測晶體管集成度將(jiang)會(hui)每18個月增加1倍(bei)
1966年:美國RCA公司研制出(chu)CMOS集成電(dian)路,并研制出(chu)第一塊門陣列(50門),為現如今的大規模集成電(dian)路發(fa)展(zhan)奠(dian)定了堅實基(ji)礎,具有里程碑(bei)意義
1967年:應(ying)用材料(liao)公司(Applied Materials)成(cheng)立,現已成(cheng)為全球(qiu)最(zui)大的(de)半導(dao)體設備制造公司
1971年:Intel推出(chu)1kb動態隨機存儲器(DRAM),標志著大規模集(ji)成電路(lu)出(chu)現
1971年:全(quan)球第一(yi)個微處理器(qi)4004由Intel公司推出(chu),采用的是MOS工藝,這是一(yi)個里程碑式的發明
1974年:RCA公司推出第一個CMOS微處(chu)理器(qi)1802
1976年:16kb DRAM和4kb SRAM問世
1978年:64kb動態隨機存(cun)儲(chu)器誕生,不(bu)足0.5平方厘米的硅片上集(ji)成了14萬(wan)個晶體(ti)管,標志(zhi)著(zhu)超大規(gui)模集(ji)成電(dian)路(VLSI)時(shi)代的來臨
1979年:Intel推(tui)出5MHz 8088微處理(li)器,之后,IBM基于8088推(tui)出全球第(di)一(yi)臺PC
1981年:256kb DRAM和64kb CMOS SRAM問世
1984年:日本宣布推(tui)出1Mb DRAM和256kb SRAM
1985年:80386微(wei)處理器問世,20MHz
1988年:16M DRAM問世(shi),1平(ping)方厘米大小的硅(gui)片上集成有3500萬(wan)個晶體管(guan),標志(zhi)著(zhu)進入超大規模集成電路(VLSI)階段
1989年(nian):1Mb DRAM進入(ru)市(shi)場
1989年:486微處(chu)理器推出,25MHz,1μm工藝(yi),后來50MHz芯片采用0.8μm工藝(yi)
1992年:64M位(wei)隨機存儲器(qi)問世(shi)
1993年:66MHz奔騰(teng)處理器推出,采用(yong)0.6μm工藝
1995年:Pentium Pro,133MHz,采用(yong)0.6-0.35μm工(gong)藝;1997年:300MHz奔騰Ⅱ問世,采用(yong)0.25μm工(gong)藝
1999年(nian):奔騰(teng)Ⅲ問世,450MHz,采用(yong)0.25μm工(gong)藝,后(hou)采用(yong)0.18μm工(gong)藝
2000年(nian):1Gb RAM投放市場
2000年:奔騰4問(wen)世,1.5GHz,采用0.18μm工(gong)藝
2001年(nian):Intel宣布2001年(nian)下半年(nian)采(cai)用0.13μm工藝。
2003年:奔騰(teng)4E系(xi)列(lie)推(tui)出,采用90nm工藝。
2005年:intel酷睿2系列上市,采(cai)用65nm工藝。
2007年:基(ji)于全新45納米High-K工藝(yi)的(de)intel酷睿(rui)2E7/E8/E9上(shang)市。
2009年:intel酷睿i系列全新推出,創(chuang)紀錄(lu)采用了領先的32納米(mi)工藝,并且下一代22納米(mi)工藝正在研發。
我國集成電路產業誕生于六(liu)十年代,共經歷了三個發(fa)展階段(duan):
1965年-1978年:以計(ji)算(suan)機和軍工(gong)(gong)配套為(wei)目標,以開發邏輯電(dian)路為(wei)主要(yao)產(chan)品(pin),初步建立集成(cheng)電(dian)路工(gong)(gong)業基礎及相關設備、儀器(qi)、材料(liao)的配套條件
1978年-1990年:主要引進美國(guo)(guo)二(er)手設備(bei),改善集(ji)(ji)成(cheng)電(dian)路(lu)裝(zhuang)備(bei)水(shui)平(ping),在“治散(san)治亂(luan)”的同時(shi),以消費(fei)類(lei)整機作為配套(tao)重點,較好地解決了彩電(dian)集(ji)(ji)成(cheng)電(dian)路(lu)的國(guo)(guo)產化(hua)
1990年(nian)-2000年(nian):以908工程(cheng)、909工程(cheng)為重點,以CAD為突(tu)破口,抓好科技攻關(guan)和北方科研開(kai)發(fa)基地的建設(she),為信息產業(ye)服(fu)務,集成電路行業(ye)取得了新的發(fa)展。
集成(cheng)電路產(chan)業是對集成(cheng)電路產(chan)業鏈各環節(jie)市(shi)場(chang)銷售(shou)額的總體描述,它不僅(jin)僅(jin)包含(han)集成(cheng)電路市(shi)場(chang),也包括IP核市(shi)場(chang)、EDA市(shi)場(chang)、芯片代工(gong)市(shi)場(chang)、封測市(shi)場(chang),甚至延伸至設備、材料市(shi)場(chang)。
集(ji)成(cheng)電路(lu)產業不再依賴CPU、存儲器等(deng)單一器件(jian)發(fa)展,移動(dong)互聯、三(san)網融合(he)、多屏互動(dong)、智能終端帶(dai)來了(le)多重市場(chang)空間,商業模式(shi)不斷創(chuang)新(xin)為(wei)市場(chang)注入(ru)新(xin)活(huo)力。目前我(wo)國(guo)集(ji)成(cheng)電路(lu)產業已(yi)具(ju)備(bei)一定基(ji)(ji)礎,多年(nian)(nian)來我(wo)國(guo)集(ji)成(cheng)電路(lu)產業所聚集(ji)的技術創(chuang)新(xin)活(huo)力、市場(chang)拓(tuo)展能力、資源整合(he)動(dong)力以及(ji)廣闊(kuo)的市場(chang)潛(qian)力,為(wei)產業在未(wei)來5年(nian)(nian)~10年(nian)(nian)實(shi)現(xian)快(kuai)速(su)發(fa)展、邁上新(xin)的臺階奠定了(le)基(ji)(ji)礎。
1、檢測前要了解集成電(dian)路(lu)及其相關電(dian)路(lu)的工作原理
檢查和修理集成(cheng)電(dian)路(lu)(lu)前首(shou)先要(yao)熟悉所用集成(cheng)電(dian)路(lu)(lu)的(de)功能、內部(bu)電(dian)路(lu)(lu)、主要(yao)電(dian)氣參數、各引腳的(de)作用以及引腳的(de)正(zheng)常電(dian)壓、波形(xing)與外圍元(yuan)件組(zu)成(cheng)電(dian)路(lu)(lu)的(de)工(gong)作原(yuan)理。
2、測試避(bi)免造成引腳間短路
電壓測(ce)量(liang)或用示波(bo)(bo)器探(tan)頭測(ce)試波(bo)(bo)形(xing)時,避免造成(cheng)引(yin)腳間(jian)短(duan)路,最好(hao)在(zai)與引(yin)腳直接連通(tong)的外圍印刷(shua)電路上進行(xing)測(ce)量(liang)。任何瞬間(jian)的短(duan)路都容易損壞集成(cheng)電路,尤其在(zai)測(ce)試扁(bian)平型封裝的CMOS集成(cheng)電路時更要(yao)加倍小(xiao)心。
3、嚴禁在無隔離變壓器的情況下,用已接地的測試設(she)備(bei)去接觸(chu)底(di)板帶電(dian)的電(dian)視、音(yin)響(xiang)、錄(lu)像等設(she)備(bei)
嚴禁用(yong)外殼已接地的(de)(de)(de)儀(yi)器設(she)備直接測(ce)試無電(dian)(dian)(dian)源隔離變壓器的(de)(de)(de)電(dian)(dian)(dian)視、音響、錄像(xiang)等設(she)備。雖然(ran)一般的(de)(de)(de)收錄機(ji)都具有(you)電(dian)(dian)(dian)源變壓器,當接觸(chu)到較(jiao)特殊的(de)(de)(de)尤其是輸(shu)出功率(lv)較(jiao)大或(huo)對(dui)采(cai)用(yong)的(de)(de)(de)電(dian)(dian)(dian)源性(xing)質不太了解的(de)(de)(de)電(dian)(dian)(dian)視或(huo)音響設(she)備時,首(shou)先要(yao)弄(nong)清該(gai)機(ji)底(di)盤(pan)是否帶電(dian)(dian)(dian),否則極易(yi)與底(di)板(ban)帶電(dian)(dian)(dian)的(de)(de)(de)電(dian)(dian)(dian)視、音響等設(she)備造(zao)成(cheng)電(dian)(dian)(dian)源短路,波及集成(cheng)電(dian)(dian)(dian)路,造(zao)成(cheng)故障的(de)(de)(de)進一步(bu)擴大。
4、要(yao)注意電烙鐵(tie)的絕緣性能
不(bu)允許(xu)帶電使用烙鐵焊(han)接(jie),要(yao)確(que)認烙鐵不(bu)帶電,最好把烙鐵的(de)外(wai)殼接(jie)地,對(dui)MOS電路(lu)更(geng)應小心,能采(cai)用6~8V的(de)低(di)壓電烙鐵就更(geng)安全。
5、要保證焊(han)接質量
焊(han)接時確實焊(han)牢,焊(han)錫的堆積、氣孔容易造(zao)成虛焊(han)。焊(han)接時間一(yi)般不超過3秒鐘,烙(luo)鐵的功率應用(yong)內熱式(shi)25W左右。已焊(han)接好(hao)的集(ji)成電路要仔細查看,最好(hao)用(yong)歐姆表測(ce)量各引腳間有否短路,確認無焊(han)錫粘連(lian)現象再接通(tong)電源。
6、不要(yao)輕(qing)易斷定集成(cheng)電路的損(sun)壞
不(bu)要輕易地判(pan)斷集(ji)(ji)(ji)成(cheng)(cheng)電路(lu)已損(sun)壞(huai)。因為集(ji)(ji)(ji)成(cheng)(cheng)電路(lu)絕大多(duo)數為直接耦合,一(yi)旦某(mou)一(yi)電路(lu)不(bu)正常,可能會導致多(duo)處電壓變(bian)化(hua),而(er)這些變(bian)化(hua)不(bu)一(yi)定是(shi)集(ji)(ji)(ji)成(cheng)(cheng)電路(lu)損(sun)壞(huai)引起的,另外在有(you)些情(qing)況(kuang)下測(ce)得各引腳電壓與(yu)正常值相符或接近時,也不(bu)一(yi)定都能說明集(ji)(ji)(ji)成(cheng)(cheng)電路(lu)就是(shi)好的。因為有(you)些軟故障不(bu)會引起直流電壓的變(bian)化(hua)。
7、測試儀表內阻(zu)要(yao)大(da)
測量集成電路引腳直流電壓(ya)時(shi),應選用表(biao)頭內(nei)阻大(da)于20KΩ/V的萬用表(biao),否則對(dui)某些引腳電壓(ya)會有(you)較(jiao)大(da)的測量誤(wu)差。
8、要注意功率(lv)集成電路(lu)的散熱(re)
功(gong)率(lv)集成電路應散熱(re)良好,不允許不帶(dai)散熱(re)器(qi)而(er)處于大(da)功(gong)率(lv)的狀態下工作。
9、引線要合理
如(ru)需要(yao)加接外圍元(yuan)件代替集(ji)成(cheng)電(dian)路(lu)(lu)內部已損壞部分,應選用小(xiao)型元(yuan)器件,且接線要(yao)合理以(yi)免造成(cheng)不必要(yao)的(de)寄(ji)生耦合,尤其是(shi)要(yao)處理好音頻功(gong)放集(ji)成(cheng)電(dian)路(lu)(lu)和前置放大電(dian)路(lu)(lu)之間的(de)接地端(duan)。
例如: 肖(xiao)特基(ji)4輸入與非門 CT54S20MD
C—符合國家標準
T—TTL電路
54S20—肖特(te)基雙4輸入與非門
M—‐55~125℃
D—多層陶瓷雙列(lie)直插(cha)封裝
1、BGA
(ball grid array)
球形(xing)(xing)(xing)觸點(dian)陣(zhen)列(lie),表(biao)面貼裝(zhuang)型封(feng)裝(zhuang)之一。在(zai)印(yin)刷(shua)基板的(de)背面按陣(zhen)列(lie)方式(shi)制(zhi)作(zuo)出球形(xing)(xing)(xing)凸點(dian)用以(yi)代替(ti)引(yin)(yin)(yin)腳,在(zai)印(yin)刷(shua)基板的(de)正面裝(zhuang)配(pei)LSI芯(xin)片,然后(hou)用模壓樹(shu)脂或灌(guan)封(feng)方法進行密封(feng)。也稱(cheng)為(wei)凸點(dian)陣(zhen)列(lie)載體(ti)(PAC)。引(yin)(yin)(yin)腳可超(chao)過(guo)200,是多(duo)引(yin)(yin)(yin)腳LSI用的(de)一種(zhong)封(feng)裝(zhuang)。封(feng)裝(zhuang)本體(ti)也可做得(de)比(bi)QFP(四側引(yin)(yin)(yin)腳扁平封(feng)裝(zhuang))小。例如(ru),引(yin)(yin)(yin)腳中(zhong)心(xin)距為(wei)1.5mm的(de)360引(yin)(yin)(yin)腳BGA僅為(wei)31mm見(jian)方;而引(yin)(yin)(yin)腳中(zhong)心(xin)距為(wei)0.5mm的(de)304引(yin)(yin)(yin)腳QFP為(wei)40mm見(jian)方。而且BGA不用擔心(xin)QFP那樣(yang)的(de)引(yin)(yin)(yin)腳變形(xing)(xing)(xing)問題(見(jian)有(you)圖所示(shi))。
2、BQFP
(quad flat package with bumper)
帶緩沖(chong)墊的四(si)側引(yin)腳(jiao)扁平封裝。QFP封裝之一,在(zai)(zai)封裝本體的四(si)個角設置突(tu)起(緩沖(chong)墊)以防(fang)止在(zai)(zai)運送(song)過(guo)程中引(yin)腳(jiao)發生(sheng)彎曲變形。美國半導體廠(chang)家主(zhu)要(yao)在(zai)(zai)微(wei)處理(li)器(qi)和ASIC等電路(lu)中采用此封裝。引(yin)腳(jiao)中心距0.635mm,引(yin)腳(jiao)數(shu)從84到196左(zuo)右(you)(見QFP)。
3、C-
(ceramic)
表示(shi)陶瓷封(feng)裝的(de)記號(hao)(hao)。例(li)如,CDIP表示(shi)的(de)是陶瓷DIP。是在實際中經常使用的(de)記號(hao)(hao)。
4、Cerdip
用玻璃(li)密封(feng)的陶瓷(ci)雙列直插式封(feng)裝,用于ECL RAM,DSP(數字(zi)信號處理器)等電路(lu)(lu)。帶有玻璃(li)窗口(kou)的Cerdip用于紫外線擦除型EPROM以及(ji)內部帶有EPROM的微機(ji)電路(lu)(lu)等。引腳(jiao)中心距2.54mm,引腳(jiao)數從8到42。在(zai)日本(ben),此封(feng)裝表示為DIP-G(G即玻璃(li)密封(feng)的意思)。
5、Cerquad
表面貼裝(zhuang)型封(feng)(feng)裝(zhuang)之(zhi)一(yi),即用(yong)下密封(feng)(feng)的(de)陶瓷(ci)QFP,用(yong)于封(feng)(feng)裝(zhuang)DS等的(de)邏輯LSI電路(lu)。帶有(you)窗口的(de)Cerquad用(yong)于封(feng)(feng)裝(zhuang)EPRO電路(lu)。散熱性比(bi)(bi)塑(su)料(liao)QFP好(hao),在(zai)自然空冷條(tiao)件下可(ke)容許1.5~2W的(de)功率。但(dan)封(feng)(feng)裝(zhuang)成(cheng)本比(bi)(bi)塑(su)料(liao)QFP高3~5倍。引腳(jiao)中心距(ju)有(you)1.27mm、0.8mm、0.65mm、0.5mm、0.4mm等多種規格。引腳(jiao)數從32到368。
帶(dai)引(yin)(yin)腳的(de)(de)陶瓷芯片(pian)載體,表(biao)面(mian)(mian)貼裝型封裝之一,引(yin)(yin)腳從(cong)封裝的(de)(de)四(si)個側(ce)面(mian)(mian)引(yin)(yin)出(chu),呈丁字形。帶(dai)有窗口的(de)(de)用于封裝紫外線擦(ca)除型EPROM以(yi)及帶(dai)有EPROM的(de)(de)微機電路等(deng)。此封裝也稱為QFJ、QFJ-G(見QFJ)。
6、COB
(chip on board)
板(ban)(ban)上芯(xin)片(pian)(pian)(pian)封裝,是裸芯(xin)片(pian)(pian)(pian)貼裝技術(shu)之一,半導體(ti)芯(xin)片(pian)(pian)(pian)交(jiao)接貼裝在印刷線(xian)路板(ban)(ban)上,芯(xin)片(pian)(pian)(pian)與基板(ban)(ban)的(de)電氣(qi)連接用引線(xian)縫(feng)合(he)(he)方法實(shi)現(xian),芯(xin)片(pian)(pian)(pian)與基板(ban)(ban)的(de)電氣(qi)連接用引線(xian)縫(feng)合(he)(he)方法實(shi)現(xian),并用樹(shu)脂(zhi)覆蓋以確保可靠性。雖然COB是最簡單的(de)裸芯(xin)片(pian)(pian)(pian)貼裝技術(shu),但它的(de)封裝密度遠不如TAB和倒(dao)片(pian)(pian)(pian)焊技術(shu)。
7、DFP
(dual flat package)
雙(shuang)側引腳扁平封裝。是(shi)SOP的別(bie)稱(cheng)(見SOP)。以前曾有此稱(cheng)法(fa),80年代后期已基本上(shang)不(bu)用。
8、DIC
(dual in-line ceramic package)
陶瓷(ci)DIP(含(han)玻璃密封(feng))的別(bie)稱(見DIP).
9、DIL
(dual in-line)
DIP 的別稱(見DIP)。歐洲半導體廠家多用此名稱。
10、DIP
(dual in-line package)
雙列(lie)直(zhi)插式封(feng)(feng)(feng)裝(zhuang)(zhuang)(zhuang)。插裝(zhuang)(zhuang)(zhuang)型(xing)封(feng)(feng)(feng)裝(zhuang)(zhuang)(zhuang)之一,引(yin)腳(jiao)從(cong)封(feng)(feng)(feng)裝(zhuang)(zhuang)(zhuang)兩側(ce)引(yin)出(chu),封(feng)(feng)(feng)裝(zhuang)(zhuang)(zhuang)材料有塑料和(he)陶(tao)瓷兩種。DIP是最普及的(de)插裝(zhuang)(zhuang)(zhuang)型(xing)封(feng)(feng)(feng)裝(zhuang)(zhuang)(zhuang),應用范(fan)圍包括標準邏輯(ji)IC,存(cun)貯器LSI,微機電(dian)路等。引(yin)腳(jiao)中心距2.54mm,引(yin)腳(jiao)數從(cong)6到64。封(feng)(feng)(feng)裝(zhuang)(zhuang)(zhuang)寬(kuan)度通常為(wei)15.2mm。有的(de)把寬(kuan)度為(wei)7.52mm 和(he)10.16mm 的(de)封(feng)(feng)(feng)裝(zhuang)(zhuang)(zhuang)分別稱為(wei)skinny DIP 和(he)slim DIP(窄體型(xing)DIP)。但多數情況(kuang)下并不加區分,只簡單(dan)地統(tong)稱為(wei)DIP。另外(wai),用低熔點玻璃密封(feng)(feng)(feng)的(de)陶(tao)瓷DIP也稱為(wei)cerdip(見cerdip)。
11、DSO
(dual small out-lint)
雙側引腳小外形封裝。SOP的別稱(cheng)(見SOP)。部分半導體廠家采用此(ci)名稱(cheng)。
12、DICP
(dual tape carrier package)
雙側(ce)引(yin)腳帶(dai)載(zai)封(feng)裝(zhuang)(zhuang)。TCP(帶(dai)載(zai)封(feng)裝(zhuang)(zhuang))之一。引(yin)腳制作在絕緣帶(dai)上并從封(feng)裝(zhuang)(zhuang)兩側(ce)引(yin)出(chu)。由于(yu)利用的是TAB(自(zi)動(dong)(dong)帶(dai)載(zai)焊接)技術,封(feng)裝(zhuang)(zhuang)外形非(fei)常(chang)薄。常(chang)用于(yu)液(ye)晶顯示驅(qu)動(dong)(dong)LSI,但多數為(wei)定(ding)制品。另(ling)外,0.5mm厚的存(cun)儲器LSI簿形封(feng)裝(zhuang)(zhuang)正處于(yu)開發階段(duan)。在日(ri)本,按照EIAJ(日(ri)本電(dian)子機 械(xie)工 業)會標準規定(ding),將DICP 命名為(wei)DTP。
13、DIP
(dual tape carrier package)
同上。日本電子機械(xie)工業會(hui)標(biao)準對DTCP 的命名(見(jian)DTCP)。
14、FP
(flat package)
扁平(ping)封裝。表面(mian)貼裝型(xing)封裝之(zhi)一(yi)。QFP或(huo)SOP(見QFP和SOP)的別稱。部(bu)分半導體廠(chang)家采用此名稱。
15、flip-chip
倒(dao)焊(han)芯(xin)片(pian)(pian)。裸芯(xin)片(pian)(pian)封(feng)裝技(ji)術之一,在LSI芯(xin)片(pian)(pian)的(de)(de)(de)電極區制作好金屬(shu)凸點,然后把金屬(shu)凸點與(yu)(yu)印刷基(ji)(ji)(ji)板上(shang)的(de)(de)(de)電極區進行壓焊(han)連接。封(feng)裝的(de)(de)(de)占有(you)面(mian)積基(ji)(ji)(ji)本上(shang)與(yu)(yu)芯(xin)片(pian)(pian)尺寸相同(tong)。是所有(you)封(feng)裝技(ji)術中體(ti)積最小、最薄的(de)(de)(de)一種。但(dan)如果基(ji)(ji)(ji)板的(de)(de)(de)熱膨脹系數與(yu)(yu)LSI芯(xin)片(pian)(pian)不(bu)同(tong),就會(hui)在接合處產生反應,從而(er)影(ying)響連接的(de)(de)(de)可靠性。因此必須用(yong)樹(shu)脂來加固LSI芯(xin)片(pian)(pian),并使(shi)用(yong)熱膨脹系數基(ji)(ji)(ji)本相同(tong)的(de)(de)(de)基(ji)(ji)(ji)板材料(liao)。
16、FQFP
(fine pitch quad flat package)
小(xiao)引(yin)腳中心(xin)(xin)距QFP。通常指引(yin)腳中心(xin)(xin)距小(xiao)于0.65mm的QFP(見QFP)。部分導(dao)導(dao)體廠家采用(yong)此名稱。
17、CPAC
(globe top pad array carrier)
美國Motorola 公(gong)司對(dui)BGA 的別稱(cheng)(見BGA)。
18、CQFP
(quad fiat package with guard ring)
帶保護(hu)環的四側引腳扁平(ping)封(feng)裝。塑料QFP之(zhi)一,引腳用樹脂保護(hu)環掩蔽,以防止彎曲變(bian)形。在(zai)把LSI組裝在(zai)印(yin)刷(shua)基(ji)板(ban)上(shang)之(zhi)前,從保護(hu)環處切斷引腳并使其成為海鷗翼(yi)狀(zhuang)(L形狀(zhuang))。這種封(feng)裝在(zai)美(mei)國(guo)Motorola公司已(yi)批(pi)量生產。引腳中心距(ju)0.5mm,引腳數最多為208左右(you)。
19、H-
(with heat sink)
表示帶散(san)熱(re)(re)器(qi)的標記(ji)。例如,HSOP表示帶散(san)熱(re)(re)器(qi)的SOP。
20、pin grid array
(surface mount type)
表面(mian)貼(tie)裝(zhuang)(zhuang)(zhuang)(zhuang)型(xing)PGA。通(tong)常PGA為(wei)插裝(zhuang)(zhuang)(zhuang)(zhuang)型(xing)封(feng)(feng)裝(zhuang)(zhuang)(zhuang)(zhuang),引(yin)(yin)腳(jiao)(jiao)長約3.4mm。表面(mian)貼(tie)裝(zhuang)(zhuang)(zhuang)(zhuang)型(xing)PGA在封(feng)(feng)裝(zhuang)(zhuang)(zhuang)(zhuang)的(de)底(di)面(mian)有(you)陳列狀的(de)引(yin)(yin)腳(jiao)(jiao),其長度從1.5mm到2.0mm。貼(tie)裝(zhuang)(zhuang)(zhuang)(zhuang)采用與印刷(shua)基(ji)板碰焊的(de)方(fang)法,因(yin)而也稱為(wei)碰焊PGA。因(yin)為(wei)引(yin)(yin)腳(jiao)(jiao)中(zhong)心距只有(you)1.27mm,比插裝(zhuang)(zhuang)(zhuang)(zhuang)型(xing)PGA小一(yi)半,所以封(feng)(feng)裝(zhuang)(zhuang)(zhuang)(zhuang)本體可制作(zuo)得不怎么大,而引(yin)(yin)腳(jiao)(jiao)數比插裝(zhuang)(zhuang)(zhuang)(zhuang)型(xing)多(250~528),是大規模(mo)邏輯LSI用的(de)封(feng)(feng)裝(zhuang)(zhuang)(zhuang)(zhuang)。封(feng)(feng)裝(zhuang)(zhuang)(zhuang)(zhuang)的(de)基(ji)材有(you)多層(ceng)陶(tao)瓷基(ji)板和玻璃環氧樹脂印刷(shua)基(ji)數。以多層(ceng)陶(tao)瓷基(ji)材制作(zuo)封(feng)(feng)裝(zhuang)(zhuang)(zhuang)(zhuang)已經實用化。
21、JLCC
(J-leaded chip carrier)
J形引腳芯片載(zai)體。指帶窗(chuang)口(kou)CLCC和帶窗(chuang)口(kou)的陶瓷QFJ的別稱(cheng)(見(jian)CLCC和QFJ)。部分半(ban)導體廠家(jia)采用的名(ming)稱(cheng)。
22、LCC
(Leadless chip carrier)
無引腳(jiao)芯片載體。指陶瓷基板(ban)的(de)四(si)個側面只有(you)電(dian)極(ji)接觸而無引腳(jiao)的(de)表面貼裝(zhuang)(zhuang)型封(feng)(feng)裝(zhuang)(zhuang)。是高速和高頻IC用封(feng)(feng)裝(zhuang)(zhuang),也稱為陶瓷QFN或(huo)QFN-C(見QFN)。
23、LGA
(land grid array)
觸(chu)點(dian)陳(chen)列封(feng)(feng)裝。即(ji)在底面制(zhi)作(zuo)有(you)陣列狀態坦電(dian)極(ji)觸(chu)點(dian)的(de)(de)封(feng)(feng)裝。裝配(pei)時插(cha)入插(cha)座即(ji)可。現已實用的(de)(de)有(you)227觸(chu)點(dian)(1.27mm中(zhong)心(xin)距(ju))和447觸(chu)點(dian)(2.54mm中(zhong)心(xin)距(ju))的(de)(de)陶瓷LGA,應用于(yu)高速(su)邏輯LSI電(dian)路。LGA與QFP相比(bi),能夠以比(bi)較(jiao)小的(de)(de)封(feng)(feng)裝容納更多的(de)(de)輸(shu)入輸(shu)出引腳(jiao)。另外,由于(yu)引線的(de)(de)阻抗小,對于(yu)高速(su)LSI是很適用的(de)(de)。但由于(yu)插(cha)座制(zhi)作(zuo)復雜,成本高,90年(nian)代基本上不怎么(me)使(shi)用。預計今后對其需求會有(you)所增加。
24、LOC
(lead on chip)
芯(xin)(xin)片(pian)上(shang)引(yin)線封裝(zhuang)(zhuang)(zhuang)。LSI封裝(zhuang)(zhuang)(zhuang)技(ji)術之一,引(yin)線框(kuang)(kuang)架的(de)前端(duan)處于芯(xin)(xin)片(pian)上(shang)方的(de)一種結(jie)構,芯(xin)(xin)片(pian)的(de)中心附近(jin)制作有(you)凸焊(han)點,用引(yin)線縫(feng)合進行電氣連接(jie)。與原來把引(yin)線框(kuang)(kuang)架布置在(zai)芯(xin)(xin)片(pian)側面附近(jin)的(de)結(jie)構相比,在(zai)相同大小(xiao)的(de)封裝(zhuang)(zhuang)(zhuang)中容納(na)的(de)芯(xin)(xin)片(pian)達1mm左右寬度。
25、LQFP
(low profile quad flat package)
薄型QFP。指封(feng)裝(zhuang)本體厚度為1.4mm的(de)(de)QFP,是日本電子機械工業會根(gen)據制定的(de)(de)新QFP外形規格(ge)所用(yong)的(de)(de)名稱(cheng)。
26、L-QUAD
陶瓷QFP之一。封(feng)裝基(ji)板用氮化鋁,基(ji)導熱率比氧(yang)化鋁高7~8倍,具有(you)較好的(de)散熱性(xing)。封(feng)裝的(de)框(kuang)架用氧(yang)化鋁,芯片(pian)用灌封(feng)法密(mi)封(feng),從(cong)而抑制了成本。是為邏(luo)輯(ji)LSI開發(fa)的(de)一種封(feng)裝,在自然空冷條件下可容許(xu)W3的(de)功率。現已開發(fa)出了208引(yin)腳(jiao)(0.5mm中(zhong)心距)和160引(yin)腳(jiao)(0.65mm中(zhong)心距)的(de)LSI邏(luo)輯(ji)用封(feng)裝,并于1993年10月(yue)開始投(tou)入批量生(sheng)產。
27、MCM
(multi-chip module)
多(duo)芯片(pian)組(zu)件(jian)。將多(duo)塊(kuai)半導體裸(luo)芯片(pian)組(zu)裝(zhuang)在一塊(kuai)布(bu)線(xian)(xian)基(ji)(ji)板上(shang)的一種封裝(zhuang)。根(gen)據基(ji)(ji)板材(cai)料可分(fen)為(wei)MCM-L,MCM-C和MCM-D三大類(lei)。MCM-L是使用通常的玻(bo)(bo)璃(li)環氧樹脂(zhi)多(duo)層(ceng)印刷基(ji)(ji)板的組(zu)件(jian)。布(bu)線(xian)(xian)密(mi)度不怎么高,成本較低。MCM-C是用厚膜技術形成多(duo)層(ceng)布(bu)線(xian)(xian),以陶瓷(氧化鋁(lv)或玻(bo)(bo)璃(li)陶瓷)作為(wei)基(ji)(ji)板的組(zu)件(jian),與使用多(duo)層(ceng)陶瓷基(ji)(ji)板的厚膜混合(he)IC類(lei)似。兩者無明顯(xian)差別(bie)。布(bu)線(xian)(xian)密(mi)度高于MCM-L。
MCM-D是用薄膜技術形成(cheng)多層布線,以陶瓷(氧化(hua)鋁(lv)或(huo)氮化(hua)鋁(lv))或(huo)Si、Al作(zuo)為基板的組件。布線密謀在三種組件中(zhong)是最高的,但成(cheng)本也高。
28、MFP
(mini flat package)
小形扁(bian)平封裝。塑料SOP或SSOP的(de)別稱(cheng)(見(jian)SOP和SSOP)。部(bu)分半導體廠家采用的(de)名稱(cheng)。
29、MQFP
(metric quad flat package)
按(an)照JEDEC(美(mei)國聯(lian)合電子(zi)設備委員會)標準對QFP進行的一(yi)種分類。指引腳中心距為0.65mm、本體厚(hou)度為3.8mm~2.0mm的標準QFP(見QFP)。
30、MQUAD
(metal quad)
美國Olin公(gong)司(si)開發的(de)一種QFP封(feng)裝。基板與封(feng)蓋均采用鋁材,用粘合劑(ji)密封(feng)。在自然空(kong)冷條件下可容許2.5W~2.8W的(de)功率。日本新光電(dian)氣工業公(gong)司(si)于1993年獲(huo)得(de)特許開始生產。
31、MSP
(mini square package)
QFI 的(de)別稱(見QFI),在開(kai)發初期多(duo)稱為MSP。QFI是日本電子機械(xie)工業會規(gui)定的(de)名稱。
34、OPMAC(over molded pad array carrier)
模(mo)壓(ya)樹(shu)脂密(mi)封凸(tu)點陳列載體。美(mei)國Motorola公司(si)對模(mo)壓(ya)樹(shu)脂密(mi)封BGA采用的名稱(見(jian)BGA)。
32、P-
(plastic)
表示塑(su)料(liao)封裝的記號。如(ru)PDIP表示塑(su)料(liao)DIP。
33、PAC
(pad array carrier)
凸點(dian)陳列載體,BGA的別稱(見BGA)。
34、PCLP
(printed circuit board leadless package)
印刷電路板無引線(xian)封裝。日(ri)本富(fu)士(shi)通公司對塑料(liao)QFN(塑料(liao)LCC)采用的名稱(見QFN)。引
腳中心距(ju)有0.55mm和0.4mm兩種規(gui)格。
35、PFPF
(plastic flat package)
塑料扁平(ping)封裝。塑料QFP的別稱(見QFP)。部分(fen)LSI廠家采用的名稱。
36、PGA
(pin grid array)
陳列引(yin)(yin)腳(jiao)(jiao)封(feng)裝(zhuang)。插裝(zhuang)型(xing)封(feng)裝(zhuang)之一,其底面(mian)的(de)(de)(de)垂直引(yin)(yin)腳(jiao)(jiao)呈陳列狀排列。封(feng)裝(zhuang)基材基本上(shang)都采(cai)用(yong)多層陶瓷基板(ban)。在(zai)未專(zhuan)門(men)表(biao)示出(chu)材料名(ming)稱的(de)(de)(de)情況下(xia),多數(shu)為陶瓷PGA,用(yong)于高速(su)大規模邏(luo)輯LSI電路。成本較(jiao)高。引(yin)(yin)腳(jiao)(jiao)中心距(ju)通常為2.54mm,引(yin)(yin)腳(jiao)(jiao)數(shu)從64 到447左右。了(le)為降(jiang)低成本,封(feng)裝(zhuang)基材可用(yong)玻(bo)璃環氧樹脂印(yin)刷(shua)基板(ban)代替(ti)。也有64~256引(yin)(yin)腳(jiao)(jiao)的(de)(de)(de)塑料PGA。另外,還有一種引(yin)(yin)腳(jiao)(jiao)中心距(ju)為1.27mm的(de)(de)(de)短引(yin)(yin)腳(jiao)(jiao)表(biao)面(mian)貼裝(zhuang)型(xing)PGA(碰焊PGA)。(見(jian)表(biao)面(mian)貼裝(zhuang)型(xing)PGA)。
37、piggy back
馱載封裝(zhuang)。指配有插座的(de)陶瓷(ci)封裝(zhuang),形關與DIP、QFP、QFN相似。在開發(fa)帶有微機的(de)設備時用于評價程(cheng)序確認(ren)操作(zuo)。例如,將EPROM插入插座進行(xing)調試。這種封裝(zhuang)基本上(shang)(shang)都是定制品,市場上(shang)(shang)不怎么流通。
38、PLCC
(plastic leaded chip carrier)
帶(dai)引(yin)線的(de)塑(su)料(liao)芯(xin)片載體(ti)。表(biao)面貼裝(zhuang)型封(feng)(feng)裝(zhuang)之一。引(yin)腳(jiao)(jiao)(jiao)(jiao)從(cong)封(feng)(feng)裝(zhuang)的(de)四個(ge)側(ce)面引(yin)出(chu),呈丁(ding)字(zi)形(xing),是塑(su)料(liao)制品。美國德克薩斯儀器(qi)(qi)公(gong)司首先在64k位DRAM和(he)256kDRAM中(zhong)采用(yong),90年代已(yi)經(jing)普(pu)及(ji)用(yong)于(yu)(yu)邏(luo)輯LSI、DLD(或程邏(luo)輯器(qi)(qi)件電路(lu)。引(yin)腳(jiao)(jiao)(jiao)(jiao)中(zhong)心距1.27mm,引(yin)腳(jiao)(jiao)(jiao)(jiao)數從(cong)18到84。J形(xing)引(yin)腳(jiao)(jiao)(jiao)(jiao)不易變形(xing),比QFP容易操作(zuo),但焊接后(hou)的(de)外觀檢查較為(wei)困(kun)難。PLCC與LCC(也(ye)稱(cheng)(cheng)QFN)相似(si)。以(yi)前,兩者的(de)區別僅在于(yu)(yu)前者用(yong)塑(su)料(liao),后(hou)者用(yong)陶(tao)瓷(ci)。但現在已(yi)經(jing)出(chu)現用(yong)陶(tao)瓷(ci)制作(zuo)的(de)J形(xing)引(yin)腳(jiao)(jiao)(jiao)(jiao)封(feng)(feng)裝(zhuang)和(he)用(yong)塑(su)料(liao)制作(zuo)的(de)無引(yin)腳(jiao)(jiao)(jiao)(jiao)封(feng)(feng)裝(zhuang)(標記為(wei)塑(su)料(liao)LCC、PCLP、P-LCC等),已(yi)經(jing)無法分(fen)辨。為(wei)此,日本電子機(ji)械(xie)工(gong)業會于(yu)(yu)1988年決定,把從(cong)四側(ce)引(yin)出(chu)J形(xing)引(yin)腳(jiao)(jiao)(jiao)(jiao)的(de)封(feng)(feng)裝(zhuang)稱(cheng)(cheng)為(wei)QFJ,把在四側(ce)帶(dai)有電極凸點(dian)的(de)封(feng)(feng)裝(zhuang)稱(cheng)(cheng)為(wei)QFN(見QFJ和(he)QFN)。
39、P-LCC
(plastic teadless chip carrier)(plastic leaded chip currier)
有(you)時候(hou)是(shi)塑(su)料QFJ的別稱,有(you)時候(hou)是(shi)QFN(塑(su)料LCC)的別稱(見QFJ和(he)QFN)。部分
LSI廠(chang)家用(yong)PLCC表(biao)示帶引(yin)線(xian)封裝,用(yong)P-LCC表(biao)示無引(yin)線(xian)封裝,以示區別。
40、QFH
(quad flat high package)
四側引腳厚體(ti)扁平封裝。塑料(liao)QFP的一種,為了防止(zhi)封裝本(ben)體(ti)斷(duan)裂,QFP本(ben)體(ti)制作得較厚(見(jian)QFP)。部分半導體(ti)廠(chang)家采用的名稱。
41、QFI
(quadflatI-leadedpackgac)
四側(ce)I形引(yin)(yin)腳(jiao)扁平(ping)封(feng)裝(zhuang)(zhuang)。表面貼裝(zhuang)(zhuang)型封(feng)裝(zhuang)(zhuang)之一。引(yin)(yin)腳(jiao)從封(feng)裝(zhuang)(zhuang)四個側(ce)面引(yin)(yin)出(chu),向下呈I字(zi)。也稱為(wei)MSP(見MSP)。貼裝(zhuang)(zhuang)與(yu)印刷基板(ban)進行(xing)碰焊(han)連接(jie)。由(you)于(yu)引(yin)(yin)腳(jiao)無突出(chu)部(bu)分,貼裝(zhuang)(zhuang)占有面積(ji)小于(yu)QFP。日(ri)(ri)立制作(zuo)所為(wei)視(shi)頻模擬(ni)IC開(kai)發并使用(yong)(yong)了(le)(le)這種封(feng)裝(zhuang)(zhuang)。此外(wai),日(ri)(ri)本的(de)(de)Motorola公(gong)司(si)的(de)(de)PLLIC也采用(yong)(yong)了(le)(le)此種封(feng)裝(zhuang)(zhuang)。引(yin)(yin)腳(jiao)中心(xin)距(ju)1.27mm,引(yin)(yin)腳(jiao)數從18于(yu)68。
42、QFJ
(quadflatJ-leadedpackage)
四側J形引(yin)腳(jiao)(jiao)(jiao)扁(bian)平封裝(zhuang)(zhuang)。表(biao)面貼裝(zhuang)(zhuang)封裝(zhuang)(zhuang)之(zhi)一。引(yin)腳(jiao)(jiao)(jiao)從封裝(zhuang)(zhuang)四個側面引(yin)出,向下(xia)呈J字形。是日本電(dian)子機械工業會規定的名稱。引(yin)腳(jiao)(jiao)(jiao)中心距1.27mm。
材(cai)料有塑(su)料和陶瓷兩種(zhong)。塑(su)料QFJ多(duo)數(shu)情況稱為PLCC(見(jian)PLCC),用于(yu)微機、門陳(chen)列、DRAM、ASSP、OTP等電路(lu)。引(yin)腳數(shu)從18至(zhi)84。
陶瓷QFJ也稱為CLCC、JLCC(見CLCC)。帶窗口(kou)的封裝用于紫(zi)外線擦除型EPROM以及帶有EPROM的微機(ji)芯片電路。引腳(jiao)數從(cong)32至84。
43、QFN
(quadflatnon-leadedpackage)
集成電路
集成電路
四側(ce)無(wu)引腳扁平封(feng)(feng)裝(zhuang)。表面貼裝(zhuang)型封(feng)(feng)裝(zhuang)之一。90年代后(hou)期多稱為LCC。QFN是日(ri)本電(dian)子機械工業會規定(ding)的名(ming)稱。封(feng)(feng)裝(zhuang)四側(ce)配(pei)置有(you)(you)電(dian)極(ji)觸點,由于無(wu)引腳,貼裝(zhuang)占有(you)(you)面積比QFP小,高度比QFP低。但是,當印刷基板與封(feng)(feng)裝(zhuang)之間產生應力時(shi)(shi),在電(dian)極(ji)接觸處就不能得到緩解。因此電(dian)極(ji)觸點難于作到QFP的引腳那樣(yang)多,一般(ban)從14到100左右。材(cai)料有(you)(you)陶(tao)瓷(ci)和塑料兩種(zhong)。當有(you)(you)LCC標記(ji)時(shi)(shi)基本上都是陶(tao)瓷(ci)QFN。電(dian)極(ji)觸點中心距1.27mm。
塑料(liao)QFN是以玻(bo)璃環氧(yang)樹脂印刷基板基材(cai)的一(yi)種(zhong)低成本封裝(zhuang)。電極觸點中心距除1.27mm外,還有0.65mm和0.5mm兩(liang)種(zhong)。這種(zhong)封裝(zhuang)也稱(cheng)為塑料(liao)LCC、PCLC、P-LCC等。
44、QFP
(quadflatpackage)
四側引腳(jiao)扁平封(feng)(feng)裝。表(biao)面(mian)貼裝型(xing)封(feng)(feng)裝之一(yi),引腳(jiao)從(cong)四個側面(mian)引出呈海(hai)鷗翼(L)型(xing)。基材有(you)陶瓷、金屬和(he)塑料(liao)(liao)三種(zhong)。從(cong)數量上看,塑料(liao)(liao)封(feng)(feng)裝占絕大部分。當(dang)沒(mei)有(you)特別(bie)表(biao)示出材料(liao)(liao)時,多(duo)數情(qing)況為(wei)塑料(liao)(liao)QFP。塑料(liao)(liao)QFP是最普及的多(duo)引腳(jiao)LSI封(feng)(feng)裝。不僅用(yong)于(yu)微(wei)處理(li)器,門陳列等(deng)數字邏輯(ji)LSI電(dian)路(lu),而且也(ye)用(yong)于(yu)VTR信(xin)號處理(li)、音響信(xin)號處理(li)等(deng)模擬LSI電(dian)路(lu)。引腳(jiao)中(zhong)(zhong)心距有(you)1.0mm、0.8mm、0.65mm、0.5mm、0.4mm、0.3mm等(deng)多(duo)種(zhong)規(gui)格。0.65mm中(zhong)(zhong)心距規(gui)格中(zhong)(zhong)最多(duo)引腳(jiao)數為(wei)304。
日(ri)(ri)本(ben)將引(yin)(yin)腳中(zhong)心距小于(yu)0.65mm的QFP稱為(wei)QFP(FP)。但2000年后日(ri)(ri)本(ben)電子機械工業會對QFP的外(wai)形(xing)規格進行了重新評(ping)價。在(zai)引(yin)(yin)腳中(zhong)心距上不(bu)加區別,而是根據(ju)封裝本(ben)體厚度分為(wei)QFP(2.0mm~3.6mm厚)、LQFP(1.4mm厚)和(he)TQFP(1.0mm厚)三(san)種。
另外,有(you)(you)(you)的(de)LSI廠(chang)家把引(yin)(yin)腳(jiao)(jiao)中(zhong)(zhong)心(xin)距為(wei)(wei)(wei)0.5mm的(de)QFP專門稱(cheng)(cheng)為(wei)(wei)(wei)收縮型QFP或SQFP、VQFP。但有(you)(you)(you)的(de)廠(chang)家把引(yin)(yin)腳(jiao)(jiao)中(zhong)(zhong)心(xin)距為(wei)(wei)(wei)0.65mm及0.4mm的(de)QFP也稱(cheng)(cheng)為(wei)(wei)(wei)SQFP,至(zhi)使名稱(cheng)(cheng)稍有(you)(you)(you)一些混亂。QFP的(de)缺(que)點(dian)是,當引(yin)(yin)腳(jiao)(jiao)中(zhong)(zhong)心(xin)距小于0.65mm時,引(yin)(yin)腳(jiao)(jiao)容易彎曲。為(wei)(wei)(wei)了(le)防止引(yin)(yin)腳(jiao)(jiao)變形,現(xian)(xian)已(yi)出現(xian)(xian)了(le)幾種改進的(de)QFP品種。如封(feng)裝的(de)四個角帶(dai)有(you)(you)(you)樹指緩沖墊的(de)BQFP(見(jian)(jian)BQFP);帶(dai)樹脂(zhi)保(bao)護環覆蓋引(yin)(yin)腳(jiao)(jiao)前(qian)端(duan)的(de)GQFP(見(jian)(jian)GQFP);在(zai)封(feng)裝本體里設置測(ce)試凸(tu)點(dian)、放在(zai)防止引(yin)(yin)腳(jiao)(jiao)變形的(de)專用夾具(ju)里就可進行(xing)測(ce)試的(de)TPQFP(見(jian)(jian)TPQFP)。在(zai)邏輯LSI方面,不(bu)少開發品和(he)高可靠品都封(feng)裝在(zai)多層陶瓷QFP里。引(yin)(yin)腳(jiao)(jiao)中(zhong)(zhong)心(xin)距最(zui)小為(wei)(wei)(wei)0.4mm、引(yin)(yin)腳(jiao)(jiao)數最(zui)多為(wei)(wei)(wei)348的(de)產品也已(yi)問世。此(ci)外,也有(you)(you)(you)用玻璃(li)密封(feng)的(de)陶瓷QFP(見(jian)(jian)Gerqad)。
45、QFP
(FP)(QFPfinepitch)
小中心距(ju)QFP。日本電子機械工業會標準所規定(ding)的名稱(cheng)。指引腳中心距(ju)為0.55mm、0.4mm、0.3mm等(deng)小于0.65mm的QFP(見QFP)。
46、QIC
(quadin-lineceramicpackage)
陶瓷QFP的別稱(cheng)。部(bu)分半導體廠家(jia)采用的名稱(cheng)(見QFP、Cerquad)。
47、QIP
(quadin-lineplasticpackage)
塑料(liao)QFP的別稱。部分半導體廠家采用的名稱(見QFP)。
48、QTCP
(quadtapecarrierpackage)
四(si)側(ce)(ce)引(yin)腳帶載(zai)封裝。TCP封裝之一,在(zai)絕(jue)緣帶上形成(cheng)引(yin)腳并從封裝四(si)個側(ce)(ce)面引(yin)出。是利(li)用TAB技(ji)術的薄型封裝(見(jian)TAB、TCP)。
49、QTP
(quadtapecarrierpackage)
四(si)側引腳(jiao)帶載(zai)封裝。日本電子機(ji)械工業會于1993年(nian)4月對QTCP所制定的外形(xing)規格(ge)所用的名稱(見TCP)。
50、QUIL
(quadin-line)
QUIP的別稱(cheng)(見QUIP)。
51、QUIP
(quadin-linepackage)
四列引(yin)(yin)腳直插(cha)(cha)式封(feng)裝(zhuang)(zhuang)。引(yin)(yin)腳從封(feng)裝(zhuang)(zhuang)兩個側面引(yin)(yin)出,每隔(ge)一根交(jiao)錯(cuo)向下彎(wan)曲成四列。引(yin)(yin)腳中(zhong)心(xin)距(ju)1.27mm,當插(cha)(cha)入印刷基板時,插(cha)(cha)入中(zhong)心(xin)距(ju)就變成2.5mm。因此可用(yong)于標準印刷線(xian)路板。是比標準DIP更小的一種(zhong)封(feng)裝(zhuang)(zhuang)。日本(ben)電(dian)氣公(gong)司在(zai)臺式計算機和家(jia)電(dian)產品(pin)等(deng)的微機芯片中(zhong)采用(yong)了些種(zhong)封(feng)裝(zhuang)(zhuang)。材料有陶瓷(ci)和塑料兩種(zhong)。引(yin)(yin)腳數64。
52、SDIP
(shrinkdualin-linepackage)
收縮(suo)型(xing)DIP。插裝型(xing)封裝之一,形狀(zhuang)與(yu)DIP相同,但引腳中(zhong)心(xin)距(1.778mm)小于DIP(2.54mm),
因而得(de)此(ci)稱呼。引腳(jiao)數(shu)從14到90。也有稱為SH-DIP的。材(cai)料有陶瓷和塑料兩(liang)種。
53、SH-DIP
(shrinkdualin-linepackage)
同SDIP。部分半導體廠家采用的名稱。
54、SIL
(singlein-line)
SIP的別稱(cheng)(見(jian)SIP)。歐洲半導體廠家多(duo)采用SIL這個名稱(cheng)。
55、SIMM
(singlein-linememorymodule)
單列存貯器(qi)組件(jian)。只(zhi)在印刷基板的一(yi)個側面(mian)(mian)附近配(pei)有電(dian)極的存貯器(qi)組件(jian)。通常指插(cha)(cha)入(ru)插(cha)(cha)座的組件(jian)。標準SIMM有中(zhong)心(xin)距為(wei)2.54mm的30電(dian)極和中(zhong)心(xin)距為(wei)1.27mm的72電(dian)極兩種規格。在印刷基板的單面(mian)(mian)或(huo)雙面(mian)(mian)裝有用SOJ封裝的1兆位及4兆位DRAM的SIMM已(yi)經(jing)在個人(ren)計(ji)算機(ji)、工作站等設備(bei)中(zhong)獲得廣泛應用。至少有30~40%的DRAM都裝配(pei)在SIMM里。
56、SIP
(singlein-linepackage)
單(dan)列(lie)直(zhi)(zhi)插式封裝(zhuang)。引腳從(cong)封裝(zhuang)一個(ge)側面(mian)引出,排列(lie)成一條直(zhi)(zhi)線(xian)。當裝(zhuang)配(pei)到印刷基板(ban)上時封裝(zhuang)呈側立狀(zhuang)。引腳中心(xin)距通(tong)常為(wei)2.54mm,引腳數從(cong)2至23,多(duo)數為(wei)定制產品。封裝(zhuang)的(de)形狀(zhuang)各異。也有(you)的(de)把(ba)形狀(zhuang)與(yu)ZIP相(xiang)同的(de)封裝(zhuang)稱為(wei)SIP。
57、SK-DIP
(skinnydualin-linepackage)
DIP的一種(zhong)。指(zhi)寬(kuan)度為(wei)7.62mm、引(yin)腳(jiao)中心距為(wei)2.54mm的窄體(ti)DIP。通(tong)常統稱為(wei)DIP(見DIP)。
58、SL-DIP
(slimdualin-linepackage)
DIP的一種。指(zhi)寬度為(wei)10.16mm,引腳(jiao)中(zhong)心(xin)距為(wei)2.54mm的窄體DIP。通常統稱為(wei)DIP。
59、SMD
(surfacemountdevices)
表(biao)面貼裝器件。偶(ou)而(er),有的(de)半導(dao)體(ti)廠(chang)家把SOP歸(gui)為SMD(見(jian)SOP)。
SOP的(de)別稱。世(shi)界上很多半導體廠家(jia)都采用此別稱。(見SOP)。
60、SOI
(smallout-lineI-leadedpackage)
I形(xing)引腳小外(wai)型(xing)封裝(zhuang)。表面貼裝(zhuang)型(xing)封裝(zhuang)之一。引腳從(cong)封裝(zhuang)雙側引出向下呈I字形(xing),中心距1.27mm。貼裝(zhuang)占有面積小于SOP。日立公司在模擬IC(電(dian)機(ji)驅動(dong)用(yong)IC)中采用(yong)了此封裝(zhuang)。引腳數26。
61、SOIC
(smallout-lineintegratedcircuit)
SOP的(de)別稱(見SOP)。國外有許多半導體廠家采(cai)用此(ci)名(ming)稱。
62、SOJ
(SmallOut-LineJ-LeadedPackage)
J形引(yin)腳小外型封裝(zhuang)。表面貼裝(zhuang)型封裝(zhuang)之一。引(yin)腳從(cong)封裝(zhuang)兩側引(yin)出向(xiang)下呈J字形,故此得(de)名。通常為塑料制品,多(duo)數用于DRAM和SRAM等存儲器(qi)LSI電路(lu),但(dan)絕大(da)部分是(shi)DRAM。用SOJ封裝(zhuang)的(de)DRAM器(qi)件(jian)很多(duo)都裝(zhuang)配在(zai)SIMM上。引(yin)腳中心距1.27mm,引(yin)腳數從(cong)20至40(見SIMM)。
63、SQL
(SmallOut-LineL-leadedpackage)
按照JEDEC(美(mei)國聯合電子設備工程委員會)標準對SOP所采用的名(ming)稱(見SOP)。
64、SONF
(SmallOut-LineNon-Fin)
無散熱片的(de)SOP。與通常的(de)SOP相同。為了在功率IC封裝中表示無散熱片的(de)區別,有意(yi)增添了NF(non-fin)標記。部(bu)分半導(dao)體(ti)廠家采用的(de)名稱(cheng)(見SOP)。
65、SOP
(smallOut-Linepackage)
小外形封裝。表面貼裝型封裝之一,引腳從封裝兩(liang)側(ce)引出呈(cheng)海鷗翼狀(zhuang)(L字形)。材料有塑料和陶(tao)瓷兩(liang)種。另外也叫SOL和DFP。
SOP除了(le)用(yong)于存(cun)儲器(qi)LSI外,也廣泛(fan)用(yong)于規(gui)模不太大的(de)(de)ASSP等(deng)電(dian)路。在輸入輸出端子不超過10~40的(de)(de)領域,SOP是(shi)普及最廣的(de)(de)表面貼裝封(feng)裝。引(yin)腳中心(xin)距1.27mm,引(yin)腳數從8~44。
另外,引腳中心距小于1.27mm的SOP也(ye)稱為(wei)SSOP;裝配高度不到1.27mm的SOP也(ye)稱為(wei)TSOP(見SSOP、TSOP)。還有一種帶有散熱片的SOP。
66、SOW
(SmallOutlinePackage(Wide-Jype))
寬(kuan)體(ti)SOP。部(bu)分(fen)半導體(ti)廠家采(cai)用的名稱。
制造
從1930年(nian)代開始(shi),元素周(zhou)期表(biao)中的(de)(de)(de)(de)化學元素中的(de)(de)(de)(de)半導體被(bei)研究(jiu)者(zhe)如貝(bei)爾(er)實驗(yan)室的(de)(de)(de)(de)WilliamShockley認為(wei)是固態(tai)真空管(guan)的(de)(de)(de)(de)最可能的(de)(de)(de)(de)原(yuan)料。從氧化銅到(dao)鍺,再(zai)到(dao)硅(gui),原(yuan)料在(zai)1940到(dao)1950年(nian)代被(bei)系統的(de)(de)(de)(de)研究(jiu)。今天,盡管(guan)元素周(zhou)期表(biao)的(de)(de)(de)(de)一些III-V價(jia)化合物如砷化鎵應用于特殊用途如:發光二極(ji)管(guan),激光,太(tai)陽能電(dian)池(chi)和(he)最高速集成(cheng)電(dian)路(lu),單晶硅(gui)成(cheng)為(wei)集成(cheng)電(dian)路(lu)主流的(de)(de)(de)(de)基層(ceng)。創(chuang)造無缺陷(xian)晶體的(de)(de)(de)(de)方法用去了數十年(nian)的(de)(de)(de)(de)時(shi)間。
半導體IC制程,包括以下步(bu)驟,并重(zhong)復使用(yong):
黃光(微影)
蝕刻
薄膜
擴散
CMP
使用單晶硅晶圓(或(huo)III-V族(zu),如砷化(hua)鎵)用作基層。然后使用微(wei)影、擴(kuo)散、CMP等技術制(zhi)(zhi)成(cheng)(cheng)MOSFET或(huo)BJT等組件,然后利用微(wei)影、薄膜、和CMP技術制(zhi)(zhi)成(cheng)(cheng)導(dao)線,如此便完(wan)成(cheng)(cheng)芯片制(zhi)(zhi)作。因產品性能需求及成(cheng)(cheng)本(ben)考(kao)量,導(dao)線可分(fen)為鋁制(zhi)(zhi)程和銅制(zhi)(zhi)程。
IC由(you)(you)很多重疊的(de)層(ceng)(ceng)(ceng)組(zu)成,每(mei)層(ceng)(ceng)(ceng)由(you)(you)圖像技術定義,通常用(yong)不(bu)(bu)同的(de)顏(yan)色(se)表示(shi)。一(yi)(yi)些(xie)層(ceng)(ceng)(ceng)標明在哪(na)里不(bu)(bu)同的(de)摻(chan)雜劑擴散(san)進(jin)基層(ceng)(ceng)(ceng)(成為擴散(san)層(ceng)(ceng)(ceng)),一(yi)(yi)些(xie)定義哪(na)里額外的(de)離子灌輸(shu)(shu)(灌輸(shu)(shu)層(ceng)(ceng)(ceng)),一(yi)(yi)些(xie)定義導(dao)體(多晶(jing)硅(gui)或(huo)金屬(shu)層(ceng)(ceng)(ceng)),一(yi)(yi)些(xie)定義傳導(dao)層(ceng)(ceng)(ceng)之間的(de)連(lian)接(jie)(過孔或(huo)接(jie)觸(chu)層(ceng)(ceng)(ceng))。所有的(de)組(zu)件由(you)(you)這些(xie)層(ceng)(ceng)(ceng)的(de)特定組(zu)合構成。
在一個自排列(lie)(CMOS)過程中,所有門層(多晶硅或(huo)金屬)穿(chuan)過擴散層的地方形(xing)成晶體管(guan)。
電阻(zu)結構,電阻(zu)結構的長寬比(bi),結合表面電阻(zu)系數,決定電阻(zu)。
電容(rong)結構,由于尺(chi)寸限制,在IC上(shang)只能(neng)產生很小的電容(rong)。
更為少(shao)見的電(dian)感(gan)結(jie)構,可以制作芯片載(zai)電(dian)感(gan)或由回旋器(qi)模擬。
因為CMOS設(she)備只引導電(dian)流(liu)在邏輯門之間轉(zhuan)換,CMOS設(she)備比雙級(ji)組件(jian)消耗的電(dian)流(liu)少(shao)很多(duo)。
隨機存(cun)(cun)取(qu)存(cun)(cun)儲器(qi)(randomaccessmemory)是(shi)(shi)(shi)最常見類(lei)型(xing)的(de)集(ji)成電(dian)路(lu),所(suo)以密度(du)最高(gao)的(de)設備是(shi)(shi)(shi)存(cun)(cun)儲器(qi),但即使是(shi)(shi)(shi)微處理(li)器(qi)上也(ye)有(you)存(cun)(cun)儲器(qi)。盡(jin)管(guan)結構非常復雜-幾(ji)十年來(lai)芯片寬(kuan)(kuan)度(du)一(yi)(yi)直減少-但集(ji)成電(dian)路(lu)的(de)層(ceng)依然(ran)(ran)比寬(kuan)(kuan)度(du)薄(bo)很多。組件層(ceng)的(de)制作非常像照相過(guo)程(cheng)。雖然(ran)(ran)可(ke)見光譜(pu)中的(de)光波不(bu)能用來(lai)曝光組件層(ceng),因為他們太大了。高(gao)頻(pin)光子(zi)(通(tong)常是(shi)(shi)(shi)紫外線(xian))被用來(lai)創造(zao)每(mei)層(ceng)的(de)圖案。因為每(mei)個特征都非常小,對于一(yi)(yi)個正(zheng)在調試制造(zao)過(guo)程(cheng)的(de)過(guo)程(cheng)工(gong)程(cheng)師(shi)來(lai)說,電(dian)子(zi)顯微鏡是(shi)(shi)(shi)必(bi)要工(gong)具。
在使用自動測(ce)(ce)試設(she)(she)(she)備(bei)(ATE)包裝前,每(mei)個(ge)(ge)設(she)(she)(she)備(bei)都(dou)要進行測(ce)(ce)試。測(ce)(ce)試過程稱為(wei)晶圓(yuan)測(ce)(ce)試或(huo)(huo)晶圓(yuan)探通(tong)(tong)。晶圓(yuan)被切割成(cheng)矩(ju)形塊(kuai),每(mei)個(ge)(ge)被稱為(wei)“die”。每(mei)個(ge)(ge)好的die被焊在“pads”上(shang)的鋁線或(huo)(huo)金線,連接到(dao)封裝內,pads通(tong)(tong)常在die的邊上(shang)。封裝之后(hou),設(she)(she)(she)備(bei)在晶圓(yuan)探通(tong)(tong)中(zhong)使用的相同(tong)或(huo)(huo)相似(si)的ATE上(shang)進行終檢。測(ce)(ce)試成(cheng)本(ben)可以(yi)達到(dao)低(di)成(cheng)本(ben)產品的制(zhi)造成(cheng)本(ben)的25%,但(dan)是對于低(di)產出,大(da)型(xing)和/或(huo)(huo)高成(cheng)本(ben)的設(she)(she)(she)備(bei),可以(yi)忽略(lve)不計(ji)。
在2005年,一個制造廠(chang)(通常稱為半導體(ti)工廠(chang),常簡稱fab,指fabricationfacility)建設費(fei)用要(yao)超過10億美金,因為大部分操作是(shi)自動化的。
發展趨勢
2001年(nian)(nian)到2010年(nian)(nian)這10年(nian)(nian)間,我國(guo)集(ji)(ji)成(cheng)(cheng)電(dian)路(lu)(lu)產(chan)量的(de)(de)年(nian)(nian)均增長率超(chao)(chao)過25%,集(ji)(ji)成(cheng)(cheng)電(dian)路(lu)(lu)銷售額(e)的(de)(de)年(nian)(nian)均增長率則達到23%。2010年(nian)(nian)國(guo)內集(ji)(ji)成(cheng)(cheng)電(dian)路(lu)(lu)產(chan)量達到640億塊,銷售額(e)超(chao)(chao)過1430億元(yuan),分別是2001年(nian)(nian)的(de)(de)10倍和8倍。中國(guo)集(ji)(ji)成(cheng)(cheng)電(dian)路(lu)(lu)產(chan)業(ye)規模已(yi)經由2001年(nian)(nian)不(bu)足世界(jie)集(ji)(ji)成(cheng)(cheng)電(dian)路(lu)(lu)產(chan)業(ye)總規模的(de)(de)2%提高(gao)到2010年(nian)(nian)的(de)(de)近9%。中國(guo)成(cheng)(cheng)為過去10年(nian)(nian)世界(jie)集(ji)(ji)成(cheng)(cheng)電(dian)路(lu)(lu)產(chan)業(ye)發展最快的(de)(de)地(di)區之一(yi)。
國(guo)(guo)(guo)內集(ji)成電(dian)(dian)路(lu)市場(chang)規模(mo)也由2001年(nian)(nian)(nian)的(de)(de)1140億元擴大到(dao)2010年(nian)(nian)(nian)的(de)(de)7350億元,擴大了6.5倍(bei)。國(guo)(guo)(guo)內集(ji)成電(dian)(dian)路(lu)產業規模(mo)與(yu)市場(chang)規模(mo)之比始終未超(chao)過20%。如扣(kou)除集(ji)成電(dian)(dian)路(lu)產業中(zhong)接受境外委托代工(gong)的(de)(de)銷售額,則(ze)中(zhong)國(guo)(guo)(guo)集(ji)成電(dian)(dian)路(lu)市場(chang)的(de)(de)實際(ji)國(guo)(guo)(guo)內自給率還不(bu)足10%,國(guo)(guo)(guo)內市場(chang)所需的(de)(de)集(ji)成電(dian)(dian)路(lu)產品主要(yao)依靠進口(kou)。近幾年(nian)(nian)(nian)國(guo)(guo)(guo)內集(ji)成電(dian)(dian)路(lu)進口(kou)規模(mo)迅速(su)(su)擴大,2010年(nian)(nian)(nian)已經達到(dao)創紀錄的(de)(de)1570億美元,集(ji)成電(dian)(dian)路(lu)已連續兩年(nian)(nian)(nian)超(chao)過原油(you)成為國(guo)(guo)(guo)內最大宗(zong)的(de)(de)進口(kou)商(shang)品。與(yu)巨大且快速(su)(su)增長的(de)(de)國(guo)(guo)(guo)內市場(chang)相比,中(zhong)國(guo)(guo)(guo)集(ji)成電(dian)(dian)路(lu)產業雖發展迅速(su)(su)但仍難以滿(man)足內需要(yao)求(qiu)。
當前以移(yi)動(dong)(dong)互聯網、三(san)網融(rong)合、物聯網、云(yun)計算(suan)、智能電(dian)網、新能源(yuan)汽車(che)為(wei)代表的戰略性新興產(chan)業快速發(fa)展,將成(cheng)(cheng)為(wei)繼計算(suan)機(ji)、網絡(luo)通信、消費(fei)電(dian)子(zi)之后(hou),推動(dong)(dong)集成(cheng)(cheng)電(dian)路產(chan)業發(fa)展的新動(dong)(dong)力。工(gong)信部(bu)預計,國內集成(cheng)(cheng)電(dian)路市場規模到2015年(nian)將達(da)到12000億元。
我國(guo)集成(cheng)(cheng)電路(lu)產(chan)業發(fa)展的(de)(de)生(sheng)態(tai)環(huan)境亟(ji)待優(you)(you)化,設計、制(zhi)造、封裝測試(shi)以(yi)及專用設備、儀器、材料(liao)等產(chan)業鏈(lian)上(shang)下游協同性不足,芯(xin)片、軟(ruan)件(jian)、整(zheng)機(ji)、系統、應用等各環(huan)節(jie)互動(dong)不緊密(mi)。“十二五”期間,中國(guo)將積極探索集成(cheng)(cheng)電路(lu)產(chan)業鏈(lian)上(shang)下游虛擬一體(ti)化模式,充(chong)分發(fa)揮(hui)市場機(ji)制(zhi)作用,強化產(chan)業鏈(lian)上(shang)下游的(de)(de)合(he)作與(yu)協同,共(gong)建(jian)價值鏈(lian)。培(pei)育和完善(shan)生(sheng)態(tai)環(huan)境,加強集成(cheng)(cheng)電路(lu)產(chan)品設計與(yu)軟(ruan)件(jian)、整(zheng)機(ji)、系統及服務的(de)(de)有機(ji)連(lian)接,實現各環(huan)節(jie)企業的(de)(de)群體(ti)躍升,增強電子信息大(da)產(chan)業鏈(lian)的(de)(de)整(zheng)體(ti)競爭優(you)(you)勢。
發展對策建議
1.創新(xin)性(xing)效(xiao)率超越傳統的成本(ben)性(xing)靜(jing)態效(xiao)率
從理(li)論上(shang)講,商(shang)務成(cheng)(cheng)(cheng)(cheng)本(ben)屬(shu)于成(cheng)(cheng)(cheng)(cheng)本(ben)性的(de)(de)(de)靜態效率(lv)范疇,在產(chan)(chan)業(ye)(ye)(ye)(ye)發展的(de)(de)(de)初級(ji)階段(duan)作用顯(xian)著。外部商(shang)務成(cheng)(cheng)(cheng)(cheng)本(ben)的(de)(de)(de)上(shang)升實(shi)際(ji)上(shang)是產(chan)(chan)業(ye)(ye)(ye)(ye)升級(ji)、創(chuang)新(xin)(xin)驅動的(de)(de)(de)外部動力。作為(wei)高(gao)新(xin)(xin)技(ji)術產(chan)(chan)業(ye)(ye)(ye)(ye)的(de)(de)(de)上(shang)海集成(cheng)(cheng)(cheng)(cheng)電路產(chan)(chan)業(ye)(ye)(ye)(ye),需要積極利(li)用產(chan)(chan)業(ye)(ye)(ye)(ye)鏈完備(bei)、內(nei)部結(jie)網(wang)度(du)較高(gao)、與全球(qiu)生(sheng)產(chan)(chan)網(wang)絡有機(ji)銜接等(deng)集群優(you)勢(shi),實(shi)現企業(ye)(ye)(ye)(ye)之間的(de)(de)(de)互(hu)動共生(sheng)的(de)(de)(de)高(gao)科技(ji)產(chan)(chan)業(ye)(ye)(ye)(ye)機(ji)體(ti)的(de)(de)(de)生(sheng)態關(guan)(guan)系,有效保障并促進產(chan)(chan)業(ye)(ye)(ye)(ye)創(chuang)業(ye)(ye)(ye)(ye)、創(chuang)新(xin)(xin)的(de)(de)(de)步伐。事實(shi)表明,20世紀(ji)80年代,雖然硅(gui)(gui)谷的(de)(de)(de)土地成(cheng)(cheng)(cheng)(cheng)本(ben)要遠高(gao)于128公路地區(qu),但在硅(gui)(gui)谷建(jian)立的(de)(de)(de)半導體(ti)公司(si)比(bi)美國其(qi)他地方(fang)的(de)(de)(de)公司(si)開發新(xin)(xin)產(chan)(chan)品(pin)的(de)(de)(de)速度(du)快60%,交運產(chan)(chan)品(pin)的(de)(de)(de)速度(du)快40%。具體(ti)而(er)言,就(jiu)是硅(gui)(gui)谷地區(qu)的(de)(de)(de)硬(ying)件和軟(ruan)件制造(zao)商(shang)結(jie)成(cheng)(cheng)(cheng)(cheng)了緊密的(de)(de)(de)聯(lian)盟,能最大限度(du)地降低(di)從創(chuang)意到(dao)制造(zao)出產(chan)(chan)品(pin)等(deng)相關(guan)(guan)過程的(de)(de)(de)成(cheng)(cheng)(cheng)(cheng)本(ben),即通過技(ji)術密集關(guan)(guan)聯(lian)為(wei)基(ji)本(ben)的(de)(de)(de)動態創(chuang)業(ye)(ye)(ye)(ye)聯(lian)盟,降低(di)了創(chuang)業(ye)(ye)(ye)(ye)成(cheng)(cheng)(cheng)(cheng)本(ben),從而(er)彌補(bu)了靜態的(de)(de)(de)商(shang)務成(cheng)(cheng)(cheng)(cheng)本(ben)劣(lie)勢(shi)。
2.準確的產品(pin)與市(shi)場定位
許(xu)多歸國創業的(de)(de)設計(ji)人才認為,中國的(de)(de)消費者是世界上(shang)最好的(de)(de)衣食父母,與歐美發(fa)達國家(jia)相比(bi),我們(men)的(de)(de)消費者對新產品充滿好奇,一般(ban)不退貨,基本無賠(pei)償。這些(xie)特點(dian)為設計(ji)企業的(de)(de)創業、創新與發(fa)展提供(gong)了良好的(de)(de)市場機遇。企業要(yao)善于去發(fa)現(xian)產品應用,尋找(zhao)市場。
設計公(gong)司(si)(si)(si)擴張主要是受限于(yu)(yu)人才與產品定(ding)位(wei)。由于(yu)(yu)在人才團隊、市場和產品定(ding)義方面的(de)不(bu)足,初創(chuang)公(gong)司(si)(si)(si)不(bu)可能(neng)做(zuo)大項(xiang)(xiang)目(mu),不(bu)適(shi)合于(yu)(yu)做(zuo)集(ji)聚型大項(xiang)(xiang)目(mu)。現有的(de)大多數設計企業還是適(shi)合于(yu)(yu)分(fen)散(san)型市場,主動去(qu)支持系統廠商,提供(gong)大量的(de)服務。人力密集(ji)型業務項(xiang)(xiang)目(mu)不(bu)適(shi)合歐(ou)美公(gong)司(si)(si)(si),更適(shi)合我(wo)們。例如(ru),在國內(nei)市場上,如(ru)果一個產品能(neng)出(chu)貨300萬顆,那么(me)公(gong)司(si)(si)(si)就會去(qu)做(zuo),國外企業則不(bu)可能(neng)去(qu)做(zuo)它(ta)。
3.打造國際精(jing)英人(ren)才的“新故鄉(xiang)”,充分發揮海歸人(ren)才優勢
海歸(gui)人(ren)才(cai)在國(guo)(guo)外做了(le)很多(duo)超前的技術開發(fa)研究,并且在全球(qiu)一些(xie)頂尖公司(si)內有(you)(you)產(chan)業(ye)經驗,回國(guo)(guo)后(hou)從(cong)事很有(you)(you)需求的產(chan)品開發(fa)應(ying)用,容易成功(gong)。集成電路產(chan)業(ye)的研發(fa)就怕方向性錯誤與低(di)水平重復(fu),海歸(gui)人(ren)才(cai)知道如何去做才(cai)能夠成功(gong)。
“歸國人才團(tuan)隊+海外工作經驗+優(you)惠政策(ce)扶持+風(feng)險投資”式上海集成電(dian)路產業發展(zhan)的(de)典型模式,這(zhe)在張江(jiang)高(gao)科技園(yuan)區尤為(wei)明顯。然而(er),由于(yu)國際(ji)社(she)區建設(she)滯后、戶籍政策(ce)限制(zhi)、個人所得稅政策(ce)缺乏國際(ji)競(jing)爭力等多方面原因綜(zong)合(he)作用,張江(jiang)仍然沒有成為(wei)海外高(gao)級(ji)人才的(de)安家落戶、長期扎根(gen)的(de)開(kai)放(fang)性、國際(ji)性高(gao)科技園(yuan)區。留學(xue)生(sheng)短期打算、“做做看”的(de)“候鳥”觀(guan)望氣氛濃厚,不利于(yu)全球高(gao)級(ji)人才的(de)集聚。要(yao)充分(fen)發揮張江(jiang)所處的(de)區位優(you)勢以及浦東綜(zong)合(he)
配套改革(ge)試點的(de)(de)政策優勢,將(jiang)(jiang)單純吸引留學生(sheng)(sheng)變為吸引留學生(sheng)(sheng)、國(guo)(guo)外精(jing)英等高層次人才。通(tong)過科學城建設以及個人所得稅率的(de)(de)國(guo)(guo)際化調整、落(luo)戶政策的(de)(de)優化,發揮上海“海派文化”傳統,將(jiang)(jiang)張江建設成為世界各國(guo)(guo)人才匯(hui)集(ji)、安居樂業的(de)(de)新故鄉(xiang),大幅提升張江在高層次人才爭奪中的(de)(de)國(guo)(guo)際競爭力[2]。
4.重(zhong)在(zai)積累,克服急功近利
設計業的(de)(de)復雜度(du)很高,需要(yao)強大(da)的(de)(de)穩定(ding)的(de)(de)團隊、深厚的(de)(de)積累。積累是(shi)一個不可(ke)逾越的(de)(de)發展過程。中國集成電路產業的(de)(de)發展如(ru)同下(xia)圍棋,不能只(zhi)爭一時(shi)之(zhi)短長(chang),要(yao)比誰的(de)(de)氣長(chang),而(er)不是(shi)誰的(de)(de)空多。
集成電力產業人才(cai)尤(you)其是設計(ji)人才(cai)供給問題長期以來是輿論界關注的(de)(de)熱點,許多高校在專業與設置、人才(cai)培養(yang)方(fang)(fang)面急(ji)功近利,片面追隨所謂(wei)社(she)會熱點和(he)學業對口,導致學生(sheng)的(de)(de)基本綜合素(su)質(zhi)和(he)人文科學方(fang)(fang)面的(de)(de)素(su)養(yang)不夠高,知(zhi)識面過窄。事實上(shang),眾多設計(ji)企業普(pu)遍(bian)反映(ying),他(ta)們招聘人才(cai)的(de)(de)標準并非是單純的(de)(de)所謂(wei)專業對口,而是更注重基礎(chu)知(zhi)識和(he)綜合素(su)質(zhi),他(ta)們普(pu)遍(bian)反映(ying)高校的(de)(de)教育(yu)太(tai)急(ji)功近利了。
5.促(cu)進企(qi)業間合(he)作(zuo),促(cu)進產(chan)業鏈(lian)合(he)作(zuo)
國(guo)(guo)內(nei)企(qi)(qi)業(ye)(ye)之(zhi)間的(de)橫(heng)向聯系少(shao),外(wai)包剛(gang)(gang)剛(gang)(gang)起(qi)步,基(ji)本上每(mei)個(ge)設計企(qi)(qi)業(ye)(ye)都(dou)有自己的(de)芯片(pian),都(dou)在(zai)進(jin)行全面發(fa)展(zhan)。這些(xie)因素都(dou)限制(zhi)了企(qi)(qi)業(ye)(ye)的(de)快速發(fa)展(zhan)。要充分(fen)運用華南(nan)一些(xie)企(qi)(qi)業(ye)(ye)為國(guo)(guo)外(wai)做的(de)解決方案(an),這樣終端客戶就可以(yi)直接將公(gong)司(si)產(chan)品運用到(dao)原(yuan)有解決方案(an)上去。此外(wai),設計企(qi)(qi)業(ye)(ye)要與方案(an)商、通路商、系統廠商形成緊(jin)密(mi)的(de)戰略合(he)作伙(huo)伴關系[2]。
6.摒棄(qi)理想(xiang)化的產學研(yan)模式
產學(xue)研(yan)(yan)(yan)一(yi)(yi)體化(hua)一(yi)(yi)直被各(ge)界(jie)視(shi)為促進(jin)高新技術產業發展的(de)(de)(de)(de)良方,但實(shi)地調(diao)(diao)研(yan)(yan)(yan)結果暴露出人們在此方面存(cun)在著不切(qie)實(shi)際的(de)(de)(de)(de)幻(huan)想(xiang)。筆者所調(diao)(diao)研(yan)(yan)(yan)的(de)(de)(de)(de)眾多設(she)計(ji)企業對高校幫助做產品不抱(bao)任(ren)何指望。公司項目要求的(de)(de)(de)(de)進(jin)度快,存(cun)在合(he)作的(de)(de)(de)(de)時間(jian)問題(ti);高校一(yi)(yi)般不具(ju)備可以(yi)使(shi)工廠能(neng)更有效利用廠房空(kong)間(jian),也適(shi)用于研(yan)(yan)(yan)發中心的(de)(de)(de)(de)使(shi)用。新開(kai)發的(de)(de)(de)(de)空(kong)冷系統(tong)減少了(le)對外部設(she)施的(de)(de)(de)(de)依賴(lai),可在任(ren)意(yi)位置安(an)裝設(she)置,同時繼續支持符(fu)合(he)STC標準的(de)(de)(de)(de)各(ge)種T2000模塊,滿足各(ge)種測(ce)試的(de)(de)(de)(de)需要[2]。
晶體(ti)管(guan)(guan)發明并大量(liang)生(sheng)產(chan)之后,各式固(gu)態半導體(ti)組件(jian)如二極管(guan)(guan)、晶體(ti)管(guan)(guan)等大量(liang)使用,取代了(le)真(zhen)空(kong)管(guan)(guan)在(zai)電(dian)(dian)(dian)路(lu)中(zhong)的(de)(de)功(gong)能與角色。到了(le)20世紀(ji)中(zhong)后期半導體(ti)制造(zao)技術進(jin)步(bu),使得集成(cheng)電(dian)(dian)(dian)路(lu)成(cheng)為(wei)可能。相(xiang)對于手工組裝電(dian)(dian)(dian)路(lu)使用個別(bie)的(de)(de)分立(li)電(dian)(dian)(dian)子組件(jian),集成(cheng)電(dian)(dian)(dian)路(lu)可以(yi)把很(hen)大數量(liang)的(de)(de)微晶體(ti)管(guan)(guan)集成(cheng)到一個小芯片,是一個巨大的(de)(de)進(jin)步(bu)。集成(cheng)電(dian)(dian)(dian)路(lu)的(de)(de)規模生(sheng)產(chan)能力,可靠(kao)性(xing),電(dian)(dian)(dian)路(lu)設(she)計的(de)(de)模塊化(hua)方法確保了(le)快速采(cai)用標準化(hua)IC代替了(le)設(she)計使用離散(san)晶體(ti)管(guan)(guan)。
IC對于離散晶體管有兩個主要優勢:成本(ben)和(he)性能。成本(ben)低(di)是由(you)于芯片把(ba)所有的(de)組(zu)件通過照相平版技(ji)術,作(zuo)為一(yi)(yi)個單位印刷,而(er)不是在一(yi)(yi)個時間(jian)只制作(zuo)一(yi)(yi)個晶體管。性能高是由(you)于組(zu)件快速(su)開關,消耗(hao)更低(di)能量,因為組(zu)件很小且彼此靠近。2006年,芯片面(mian)積從(cong)幾(ji)平方毫米到(dao)350mm2,每mm2可(ke)以達到(dao)一(yi)(yi)百(bai)萬個晶體管。
第一個(ge)集(ji)成電路(lu)雛形是由杰克·基爾(er)比(bi)于1958年(nian)完成的,其中包括(kuo)一個(ge)雙(shuang)極性晶體管,三個(ge)電阻(zu)和(he)一個(ge)電容器。
根據一個芯片(pian)上(shang)集(ji)成的微電子器件的數量(liang),集(ji)成電路可以(yi)分為(wei)以(yi)下(xia)幾類:
1.小規(gui)模集成(cheng)電路
SSI英文全名為(wei)SmallScaleIntegration,邏輯門10個以下(xia)或晶體(ti)管100個以下(xia)。
2.中規(gui)模集成電路(lu)
MSI英文全名為MediumScaleIntegration,邏輯門11~100個(ge)或晶體(ti)管(guan)101~1k個(ge)。
3.大規模集成(cheng)電路
LSI英文(wen)全名為LargeScaleIntegration,邏輯門101~1k個或晶體管(guan)1,001~10k個。
4.超(chao)大規模集成電路(lu)
VLSI英文全名為Verylargescaleintegration,邏輯門1,001~10k個(ge)或(huo)晶體管10,001~100k個(ge)。
5.甚大規模集(ji)成電路
ULSI英(ying)文全(quan)名為UltraLargeScaleIntegration,邏(luo)輯門10,001~1M個或晶(jing)體(ti)管100,001~10M個。
GLSI英文(wen)全(quan)名為GigaScaleIntegration,邏輯門1,000,001個以上(shang)或晶體管(guan)10,000,001個以上(shang)。
而根據處理信(xin)號(hao)的不同(tong),可以分為(wei)模(mo)擬集成電(dian)路、數字集成電(dian)路、和兼(jian)具模(mo)擬與數字的混(hun)合信(xin)號(hao)集成電(dian)路。
集成電路發展
最先(xian)進(jin)的(de)(de)(de)(de)集(ji)成(cheng)電(dian)(dian)路(lu)(lu)是微處理器(qi)(qi)或多核處理器(qi)(qi)的(de)(de)(de)(de)"核心(cores)",可(ke)以控制電(dian)(dian)腦到(dao)(dao)手機到(dao)(dao)數字微波爐的(de)(de)(de)(de)一(yi)切。存(cun)儲器(qi)(qi)和ASIC是其(qi)他集(ji)成(cheng)電(dian)(dian)路(lu)(lu)家族的(de)(de)(de)(de)例子,對于現代信息社會非常(chang)(chang)重要(yao)。雖然(ran)設計開(kai)發一(yi)個復雜集(ji)成(cheng)電(dian)(dian)路(lu)(lu)的(de)(de)(de)(de)成(cheng)本非常(chang)(chang)高,但(dan)是當分散(san)到(dao)(dao)通(tong)常(chang)(chang)以百萬計的(de)(de)(de)(de)產品上(shang),每(mei)個IC的(de)(de)(de)(de)成(cheng)本最小(xiao)化。IC的(de)(de)(de)(de)性(xing)能很高,因為小(xiao)尺(chi)寸(cun)帶(dai)來短路(lu)(lu)徑(jing),使得低功率邏輯電(dian)(dian)路(lu)(lu)可(ke)以在快速開(kai)關速度應用。
這些(xie)年(nian)來(lai),IC持續向更小的外型尺(chi)寸發展,使(shi)得每個芯片(pian)可以封裝(zhuang)更多的電(dian)路。這樣(yang)增(zeng)加了每單(dan)位(wei)面(mian)積容(rong)量,可以降低(di)成本(ben)和增(zeng)加功能-見(jian)摩爾定律,集成電(dian)路中(zhong)的晶體管(guan)數量,每兩年(nian)增(zeng)加一倍。總(zong)之(zhi),隨著(zhu)外形尺(chi)寸縮小,幾(ji)乎所有的指標改善(shan)了-單(dan)位(wei)成本(ben)和開關功率(lv)消耗下降,速(su)度(du)提高。但是,集成納(na)米級別設備的IC不(bu)是沒有問題,主要是泄(xie)漏(lou)電(dian)流(leakagecurrent)。因此,對于(yu)最(zui)終用(yong)戶(hu)的速(su)度(du)和功率(lv)消耗增(zeng)加非常明(ming)顯,制造商面(mian)臨使(shi)用(yong)更好(hao)幾(ji)何學(xue)的尖銳(rui)挑戰。這個過程和在未來(lai)幾(ji)年(nian)所期望的進(jin)步,在半導體國(guo)際技(ji)術路線圖(ITRS)中(zhong)有很好(hao)的描述。
越(yue)來(lai)越(yue)多的(de)(de)電(dian)路(lu)(lu)以集(ji)(ji)成芯片的(de)(de)方(fang)式出現在設計師手里,使(shi)電(dian)子電(dian)路(lu)(lu)的(de)(de)開發趨向于小型化(hua)、高速化(hua)。越(yue)來(lai)越(yue)多的(de)(de)應用已經由復雜的(de)(de)模擬電(dian)路(lu)(lu)轉化(hua)為簡(jian)單的(de)(de)數字邏輯集(ji)(ji)成電(dian)路(lu)(lu)。
2022年,關(guan)于促進我(wo)(wo)國(guo)(guo)(guo)(guo)(guo)集(ji)成(cheng)電(dian)路(lu)(lu)(lu)全產(chan)(chan)(chan)業(ye)(ye)鏈可持續發展(zhan)的(de)(de)(de)提(ti)案:集(ji)成(cheng)電(dian)路(lu)(lu)(lu)產(chan)(chan)(chan)業(ye)(ye)是國(guo)(guo)(guo)(guo)(guo)民經(jing)濟(ji)和(he)(he)社會發展(zhan)的(de)(de)(de)戰(zhan)略性(xing)、基礎性(xing)、先導性(xing)產(chan)(chan)(chan)業(ye)(ye),其全產(chan)(chan)(chan)業(ye)(ye)鏈中(zhong)的(de)(de)(de)短板(ban)缺(que)項成(cheng)為制約我(wo)(wo)國(guo)(guo)(guo)(guo)(guo)數字經(jing)濟(ji)高(gao)(gao)(gao)質量發展(zhan)、影響綜合國(guo)(guo)(guo)(guo)(guo)力(li)提(ti)升的(de)(de)(de)關(guan)鍵因(yin)素(su)之一。現階段我(wo)(wo)國(guo)(guo)(guo)(guo)(guo)集(ji)成(cheng)電(dian)路(lu)(lu)(lu)產(chan)(chan)(chan)業(ye)(ye)高(gao)(gao)(gao)端受封(feng)鎖壓制、中(zhong)低端產(chan)(chan)(chan)能緊缺(que)情(qing)況(kuang)愈演(yan)愈烈,仍(reng)存在一些亟需解(jie)決的(de)(de)(de)問題(ti)。一是國(guo)(guo)(guo)(guo)(guo)內(nei)芯片企(qi)業(ye)(ye)能力(li)不(bu)強與市場(chang)不(bu)足并(bing)存。二(er)(er)是美西(xi)方對我(wo)(wo)國(guo)(guo)(guo)(guo)(guo)集(ji)成(cheng)電(dian)路(lu)(lu)(lu)產(chan)(chan)(chan)業(ye)(ye)先進工藝的(de)(de)(de)高(gao)(gao)(gao)端裝(zhuang)備全面封(feng)堵,形(xing)成(cheng)新的(de)(de)(de)產(chan)(chan)(chan)業(ye)(ye)壁壘。三(san)是目前(qian)我(wo)(wo)國(guo)(guo)(guo)(guo)(guo)集(ji)成(cheng)電(dian)路(lu)(lu)(lu)產(chan)(chan)(chan)業(ye)(ye)人(ren)才(cai)處于缺(que)乏狀態(tai),同(tong)時(shi)工藝研(yan)發人(ren)員(yuan)的(de)(de)(de)培(pei)養缺(que)乏“產(chan)(chan)(chan)線”的(de)(de)(de)支(zhi)撐。為此,建議:一是發揮新型舉國(guo)(guo)(guo)(guo)(guo)體制優勢,持續支(zhi)持集(ji)成(cheng)電(dian)路(lu)(lu)(lu)產(chan)(chan)(chan)業(ye)(ye)發展(zhan)。延續和(he)(he)拓(tuo)(tuo)展(zhan)國(guo)(guo)(guo)(guo)(guo)家科技重(zhong)大專(zhuan)項,集(ji)中(zhong)力(li)量重(zhong)點(dian)攻(gong)克核心難點(dian)。支(zhi)持首(shou)臺套應用,逐步實現國(guo)(guo)(guo)(guo)(guo)產(chan)(chan)(chan)替代。拓(tuo)(tuo)展(zhan)新的(de)(de)(de)應用領域。加(jia)(jia)大產(chan)(chan)(chan)業(ye)(ye)基金規模和(he)(he)延長(chang)投入周期。二(er)(er)是堅持產(chan)(chan)(chan)業(ye)(ye)長(chang)遠布局,深化(hua)人(ren)才(cai)培(pei)養改(gai)革(ge)。既(ji)要(yao)“補(bu)短板(ban)”也要(yao)“加(jia)(jia)長(chang)板(ban)”。持續加(jia)(jia)大科研(yan)人(ren)員(yuan)培(pei)養力(li)度和(he)(he)對從(cong)事(shi)基礎研(yan)究人(ren)員(yuan)的(de)(de)(de)投入保(bao)障力(li)度,夯實人(ren)才(cai)基礎。三(san)是堅持高(gao)(gao)(gao)水平對外開放(fang),拓(tuo)(tuo)展(zhan)和(he)(he)營(ying)造新興(xing)市場(chang)。積極(ji)探索未來和(he)(he)集(ji)成(cheng)電(dian)路(lu)(lu)(lu)有關(guan)的(de)(de)(de)新興(xing)市場(chang),支(zhi)持我(wo)(wo)國(guo)(guo)(guo)(guo)(guo)集(ji)成(cheng)電(dian)路(lu)(lu)(lu)企(qi)業(ye)(ye)走出去。
IC的普及
僅僅在(zai)其開發后(hou)半(ban)個世紀(ji),集(ji)成電(dian)路(lu)變得無處不在(zai),電(dian)腦(nao),手機(ji)和其他(ta)數字電(dian)器(qi)成為(wei)現(xian)代社會(hui)結構不可缺少的(de)一部分。這(zhe)是因(yin)為(wei),現(xian)代計(ji)算,交流,制造和交通系統,包括互聯網,全都依賴于集(ji)成電(dian)路(lu)的(de)存在(zai)。甚至(zhi)很多學(xue)者認為(wei)有集(ji)成電(dian)路(lu)帶來的(de)數字革命是人類歷史中(zhong)最(zui)重要的(de)事件。
IC的分類
集(ji)成電(dian)路的分(fen)類方法很多,依照(zhao)電(dian)路屬(shu)模(mo)擬(ni)或數字,可以分(fen)為(wei):模(mo)擬(ni)集(ji)成電(dian)路、數字集(ji)成電(dian)路和混合信號集(ji)成電(dian)路(模(mo)擬(ni)和數字在一個芯片上)。
數(shu)字(zi)集成電(dian)路(lu)(lu)可以(yi)包含任何東西,在幾平方毫米上有(you)從幾千到百萬的邏(luo)輯門(men),觸(chu)發器,多任務器和其他電(dian)路(lu)(lu)。這些電(dian)路(lu)(lu)的小尺寸使得(de)與(yu)板級集成相比,有(you)更(geng)高(gao)速(su)度,更(geng)低(di)功耗并降(jiang)低(di)了制造成本。這些數(shu)字(zi)IC,以(yi)微處(chu)理(li)器,數(shu)字(zi)信(xin)號(hao)處(chu)理(li)器(DSP)和單片機為代表,工作中(zhong)使用二進(jin)制,處(chu)理(li)1和0信(xin)號(hao)。
模(mo)擬集(ji)成電路(lu)有(you)(you),例如傳感(gan)器,電源控制電路(lu)和運放,處(chu)理模(mo)擬信號。完成放大,濾波,解調,混(hun)頻的(de)功能(neng)等。通過使用專家所設(she)(she)計、具有(you)(you)良好特性的(de)模(mo)擬集(ji)成電路(lu),減輕了電路(lu)設(she)(she)計師的(de)重(zhong)擔,不需凡(fan)事再由基礎的(de)一個個晶體管(guan)處(chu)設(she)(she)計起(qi)。
IC可以把模擬(ni)和數(shu)字(zi)電路集(ji)成在一個單(dan)芯片上,以做出如模擬(ni)數(shu)字(zi)轉(zhuan)換器(qi)(A/Dconverter)和數(shu)字(zi)模擬(ni)轉(zhuan)換器(qi)(D/Aconverter)等器(qi)件(jian)。這種電路提供更小的尺寸和更低(di)的成本,但是對于信號沖突(tu)必須小心。
《中華人民共和(he)國2021年國民經濟和(he)社會發展統(tong)計(ji)公報》顯示:2021年,集成電路產量3594.3億塊(kuai),增長(chang)37.5%。